基于CPLD的CCD相机数据存储的时序设计

开篇：润墨网以专业的文秘视角，为您筛选了一篇基于CPLD的CCD相机数据存储的时序设计范文，如需获取更多写作素材，在线客服老师一对一协助。欢迎您的阅读与分享！

摘 要：介绍采用美国SMD公司的4M4CCD相机设计的空间成像系统的组成结构，重点介绍基于cpld的ccd相机数据存储的时序设计。在设计中选用复杂可编程逻辑器件CPLD作为硬件设计平台，采用硬件描述语言VHDL编程实现，产生CCD相机存储所采集图像数据的存储器工作所需要的时序信号，在通过Max+PlusⅡ环境下进行仿真验证后，设计的时序电路下载到CPLD器件中。经CCD相机系统成像验证该设计满足技术要求。

关键词：CCD相机；CPLD；时序电路；VHDL

中图分类号：TN386.5 文献标识码：B 文章编号：1004373X(2008)1818202

Time Sequence Design of CCD Camera′s Data Memory Based on CPLD

CHEN Qi1,LI Luyao2

(1.Xi′an University of Arts and Science,Xi′an,710068,China;

2.Xi′an Institute of Optics and Precision Mechanics,Chinese Academy of Sciences,Xi′an,710068,China)

Abstract：CCD camera is one of the most widely used optic senser,space image system is designed by using 4M4CCD camera of SMD Company,the composition of system is introduced.Especially the time sequence design of CCD camera data memory.In the design,Complex Programmable Logic Device(CPLD) is chosen as the hardware design platform,writing program by adopting hardware describing language VHDL,producing the time sequence signal is provided for data memory ,time sequence generator successfully fulfilled system simulation with MAXplusII software and fitted into EPM7064．The result indicates that the design of time sequence generator can fit the technology demand.

Keywords：CCD camera;CPLD;time sequence circuit;VHDL

CCD即电荷耦合器件，CCD相机是用CCD探测器作为敏感器的光学遥感器［1，2］。自20世纪70年代以来，空间CCD相机技术得到了飞速发展、并逐渐成熟，其广泛应用于空间军事侦察、地球资源探测和测绘等领域，迅猛发展成为当前应用最广泛的空间光学遥感器之一［3］。按使用的CCD的类型不同，空间CCD相机可分为线阵推扫式CCD相机、面阵CCD相机和TDICCD相机。

可编程逻辑器件（PLD）是20世纪70年代ASIC设计的基础上发展起来的一种新型逻辑器件。由于可以把传统的电路设计通过编程下载到可编程逻辑器件中，这样在开发调试时，可编程逻辑器件的电路以及电路板都可以保持不动，既缩短了开发周期又降低了设计制造成本，所以可编程逻辑器件越来越得到广泛应用。

本文介绍采用美国SMD公司的4M4CCD相机设计的空间成像系统的结构和工作原理，并采用CPLD芯片设计提供CCD相机存储所采集图像数据的存储器工作所需要的时序信号。经过成像实验验证，该设计满足技术要求。

1 成像系统结构

采用美国SMD公司的4M4CCD相机设计的空间成像系统，其结构框图如图1所示。

相机采用美国SMD公司的4M4CCD相机，它的像元数为：2 048×2 048，像元尺寸为：14 μm×14 μm。它采用单通道输出数字图像数据，采用RS 422接口协议，像元读出速率为20 MHz/s，每个像元的数据为12 b。相机工作时，可通过RS 232串口对工作参数进行初始设置或调整。

时序电路采用Altera公司的EPM7064S产生，4M4CCD相机输出行同步HSY、场同步VSY和像元时钟PCLK作为时序电路的输入信号，产生输出WR1和WSB信号分别控制锁存器和缓存器SRAM，产生输出RDS信号控制电子盘的写入。同时还产生一组地址用于控制SRAM的读写。在对SRAM写入时它在相机的行、帧同步信号和像元时钟信号的同步下工作，读出时它由帧同步信号和读出时钟控制。单片机控制数据存储的开始和结束。

2 CPLD器件介绍

为了产生系统所用的时序，选用A1tera公司MAX7000系列的器件［4，5］EPM7064S,它是Altera公司的高密度、高性能的CPLD［6］，提供600~5 000可用门和ISP。引脚到引脚延时为5 ns,计数器的工作频率可达178.6 MHz。可通过JTAG接口实现在线编程，内置JTAG BST电路，具有集电极开路特性。EPM7064S有64个宏单元和36或68个I/O输入，其中包括4个专用输入，它们能用作通用输入，或作为每个宏单元和I/O引脚的高速的、全局的控制信号，即时钟（Clock）、清除（Clear）和输出使能（Output Enable）。

EPM7064S包含64个宏单元。每个宏单元有一个可编程的与阵列和固定的或阵，以及一个具有独立可编程时钟使能、清除和置位功能的可配置触发器。每个宏单元可使用共享扩展乘积项和高速并联扩展乘积项构成复杂的逻辑函数。

EPM7064S包含1个可编程的保密位，当该保密位被编程时，无法复制器件内的设计信息。

Altera公司提供了Max+Plus Ⅱ软件，它支持原理图输入、VHDL语言输入等方式，还可以实现功能仿真、定时分析，使电路设计开发更为方便灵活。

EPM7064S器件通过JTAG接口进行在线编程。通过并口下载电缆ByteBlaster对器件进行编程。ByteBlaster下载电缆具有与PC机并口相连的25针插座头、与PCB板插座相连的10插头和25针到10针的变换电路。

3 应用EPM7064S实现CCD相机数据存储的时序设计

采用EPM7064S实现CCD相机数据存储的时序。CCD相机输出信号有行同步HSY、场同步VSY和像元时钟PCLK，输出数据到一个容量为4 MB的存储器中。其中HSY,VSY,PCLK信号作为EPM7064S器件的输入，WSB和WR1信号作为输出实现把数据写入4 MB存储器的功能。

行同步HSY信号分为正程（高电平）和逆程（低电平），其中正程时间为2 052个PCLK时钟周期，长度为102.6 μs,逆程时间为188个PCLK时钟周期，长度为9.4 μs；场同步VSY信号正程时间包括37个PCLK时钟周期和2 080个行同步HSY信号周期，长度为232.961 85 ms；

像元时钟PCLK信号的频率为20 MHz；WR1信号控制CCD相机数据写入锁存器；WSB信号在写使能信号的控制下，把CCD相机数据写入SRAM存储器。时序图如图2所示。

设计中采用1个异步复位12位计数器、1个异步复位4位计数器、2个12位比较器和若干D触发器来实现时序逻辑功能。采用VHDL语言编程序，利用Max+Plus Ⅱ软件编译仿真，通过并口下载电缆ByteBlaster对器件EPM7064S进行编程下载实现时序设计［7］。部分程序如下：

LIBRARY IEEE；

USE IEEE.STD_LOGIC_1164.ALL；

LIBRARY DATAIO；

USE DATAIO.STD_LOGIC_OPS.ALL；

ENTITY asyn_load_cnt IS；

PORT(clk,ce,reset,preset,load:IN STD_LOGIC；

d:IN STD_LOGIC_VECTOR(11 DOWNTO 0)；

q:BUFFER_STD_LOGIC_VECTOR(11 DOWNTO 0)；

END asyn_load_cnt；

ARCHITECTURE behavioral OF asyn_load_cnt IS

SIGNAL next_q: STD_LOGIC_VECTOR(11 DOWNTO 0) ；

BEGIN

next_q

PROCESS(clk,reset,preset,load,d)

BEGIN

FOR i IS q′EVENT LOOP

IF(reset=′1′)OR(load=′1′ AND d(i)=′0′)THEN q(i)

ELSIF(preset=′1′)OR(load=′1′ AND d(i)=′1′)THEN q(i)

ELSE(rising_edge(clk))THEN

IF(ce=′1′)THEN q

END IF；

END IF；

END LOOP；

END PROCESS；

END behavioral；

4 仿真结果

然后下载到EPM7064得到产生驱动时钟信号，结果证明所设计的驱动时序是正确的。

5 结 语

本文在分析空间成像系统的结构的基础上，采用可编程逻辑器件EPM7064在Max+PlusⅡ环境下设计CCD相机数据存储的时序电路。并给出仿真波形图，该设计有效的降低了设计成本和功耗，缩小了电路板的尺寸，经过成像实验验证，满足设计要求。

参 考 文 献

［1］王庆有．图像传感器应用技术［M］．北京：电子工业出版社，2003．

［2］陈世平.空间相机设计与试验\.北京：宇航出版社,2003.

［3］刘国媛，李露瑶，张伯珩，等.CDS器件在TDICCD视频信号处理中的应用\.光子学报,2000,29(1):8286.

［4］谷林，胡晓东，罗长洲，等.基于CPLD的线阵CCD光积分时间的自适应调节\.光子学报，2002，31（12）：1 5331 537.

［5］张虎，李自田，汶德胜.一种多CCD系统时序产生方法\.微计算机应用，2002，23（5）：296298.

［6］宋万杰，罗丰，吴顺军.CPLD技术及其应用\.西安:西安电子科技大学出版社,1999.

［7］曾繁泰，陈美金.VHDL 程序设计\.北京:清华大学出版社,2000.

作者简介 陈 琦 女,1973年出生，陕西人，硕士。主要从事空间相机的研究工作。在Max+Plus下仿真得到输出波形如图3所示。