SCR的I-V曲线中二次崩溃对ESD性能的影响
开篇：润墨网以专业的文秘视角，为您筛选了一篇SCR的I-V曲线中二次崩溃对ESD性能的影响范文，如需获取更多写作素材，在线客服老师一对一协助。欢迎您的阅读与分享！
摘 要: 介绍几种常见的静电放电(ESD)器件,阐述scr在几种ESD器件中的优点,提出持续改进的SCR器件,比较改进SCR器件的原因和改进之后的效果。对比它和改进前器件的ESD测试数据,集中描述了i-v的二次崩溃曲线出现的原因及其对ESD性能的影响。结果表明,SCR的二次崩溃曲线对器件的 ESD性能有着非常好的效果,它可以在面积相当的情况下,大大改进器件的ESD性能。关键词:静电放电; SCR; I-V曲线; 二次崩溃
中图分类号:TN403-34文献标识码:A
文章编号:1004-373X(2010)18-0001-03
Influence of SCR′s Second Breakdown on ESD Performance
TANG Pei-wang
(Peking University, Beijing 100871, China)
Abstract: Several common electrostatic discharge (ESD) devices are introduced. The advantages of SCR applied to some ESD devices are elaborated. The reason to improve SCR devices is presented. The performances and the tested data of the device after the improvement are compared with those of the device without improvement. The reason of the emergence of IV second breakdown curve and the impact on the ESD performance are described emphatically. The results show that the second breakdown curve of the SCR is good to the ESD performance, and can greatly improve the ESD performance of the device in the case of the same size.Keywords: ESD; SCR; IV curve; second breakdown
收稿日期:2010-04-19
0 引 言
在现代的CMOS工艺中,元件尺寸按照摩尔定律不断缩小,早已经进入深亚微米阶段。小的尺寸可以增进IC的性能,加快IC的运算速度,可以减小IC的功耗,当然,还可以减小单颗IC的成本。但是,随着CMOS器件尺寸的减小,却出现了ESD等可靠性问题[1]。
ESD分为4种模式:
(1) 人体放电模式(HBM)。人体由于摩擦等原因身上聚积的静电在接触IC时会在几百纳秒内产生数安培的瞬间电流通过IC。
(2) 机器模式(MM)。机器的某一部位聚积的静电接触到IC的引脚时,会有瞬间电流流过IC。由于机器一般是小电阻的金属,所以产生的瞬间电流更快,在改擅氇到几十纳秒内产生几安培的电流。
(3) 元件充电模式(CDM)。元件在搬运或者摩擦的过程中,当IC自身内部可以聚积的电荷接触到地面或其他大的导体时,内部电流瞬间流出,通常在改擅氇之内将产生几安培到十几安培的电流。
(4) 电场感应模式(FIM)。在IC经过电场时,IC内部会聚积电荷,这些电荷会像CDM模式一样地流出IC。
在目前国内的工业测试中,一般采用HBM和MM模式。
1 几种常用的ESD器件
在发生ESD的情况下,器件承受的高电压和高电流远远超过其正常的工作范围,此时,器件的许多特性与正常工作时的不同。所以,分析各种器件在高电压和高电流下的特性对ESD器件的选择和电路设计会有很好的指导作用[2]。最重要的ESD器件有半导体电阻器、二极管、晶体管、MOS和SCR(silicon controlled rectifiers)。
在实际的应用中,电阻的面积一般比较大,很少用在深亚微米做主要的保护器件;二极管容易引起“STI bent-down effect”,而且二极管的反向ESD很差[3],在设计ESD电路时需要特别考虑不能使二极管反向通过大电流;晶体管一般用在Bipolar或者Bicmos工艺中;MOS的ESD性能比以上几种器件都好,而且在Layout上容易把握,所以现在很多的ESD工程师习惯用MOS作为ESD保护的主要器件;SCR结构面积小,单位面积ESD耐压能力最强,但其在Layout上不好把握,很容易使电路产生Latch-up效应,然而由于它在ESD性能和器件面积上的巨大优势,现在越来越多的人在研究SCR。
在研究SCR时,做SCR的TLP曲线时发现,在器件损坏之前,器件出现了二次崩溃曲线(the second breakdown)。通过仔细研究和实验发现,二次崩溃对ESD性能有着非常大的影响。
2 简单的SCR结构的ESD性能研究
在上节讨论中可知,SCR在ESD应用中有着巨大的潜力。图1是实验中所用SCR简单的结构。
图1 CMOS工艺中SCR的横截示意图
在受到ESD冲击时,电流流过图1中寄生的PNPN结构(路径如虚线所示)[4-5]。形成的机理是器件内部出现Latch up,两个形成正反馈的晶体管电流相互放大。所以,SCR能够在短时间内迅速通过非常大的电流,而且SCR的保持电压(holding voltage)非常低,通常在1~2 V之间(由电流路径上的电阻决定)[6],而MOS的保持电压一般在5 V以上。因此在相同的功耗下,相对于相同面积的MOS,SCR可以流过3倍以上的电流。这就大大地提高了防护ESD的性能。
3 改进的SCR结构的ESD性能研究
从结构图中可以看出,在电流流经的路径上,经过了P+,NW,PW,N+等4个区域,而NW到PW是反向的PN结。也就是说,要使此SCR触发工作,必须使NW与PW上的电压差达到它们的崩溃电压。
这样,就出现了一个问题,以0.18 μm的工艺为例,NW与PW的崩溃电压为20 V左右,而该SCR保护的内部电路出现的N+到PW之间的崩溃电压为15 V以下[7-8]。这样,在SCR开启之前,内部的器件就已经被ESD损坏,所以,必须降低SCR的崩溃电压。
图2是采用降低崩溃电压的SCR示意图。从图中看出,电流路径是P+NWN+PW N+,该SCR只需要N+与PW之间的反向PN结就可以开启,这样它就和内部电路的开启电压相同。
可将图2再改进为图3。图3中从连接PAD的NW到连接VSS的N+之间形成寄生的NMOS,在受到ESD冲击时,寄生MOS的GATE上瞬间耦合电压,可以使寄生MOS在短时间内导通,这样会进一步降低SCR的崩溃电压。
图2 降低崩溃电压的SCR的示意图
图3 进一步降低崩溃电压的SCR示意图
图4是改进前SCR(见图2)的I-V曲线图。试验中,该SCR的具体参数为W=30×2=60 μm, L=0.8 μm。版图面积为40×20=800 μm2。从曲线中可以看到,崩溃电压为16.5 V左右,最大承受的ESD电流约为1.5 A,保持电压约为4.5 V。按照HBM的测试方法,该器件可以通过的电压为1.5×1 500=2 250 V。
图4 改进前的SCR的I-V曲线图
图5是改进之后SCR(见图3)的I-V曲线图。试验中该SCR的具体参数为W=30×2=60 μm,L=0.8 μm。版图面积为40×20=800 μm2。从曲线中可以看到,崩溃电压为12V左右,承受的最大电流为3 A左右,保持电压约为5 V。按照HBM的测试方法,该器件可以通过的电压为3×1 500= 4 500 V。
从以上的实验数据中可以看出,改进后SCR的ESD性能大大提高(从2 250 V提高到4 500 V)。从┥弦唤讵的讨论中可以知道,这里只是针对SCR的触发电压做了改进,它可以使SCR更好地保护内部器件。
图5 改进后的SCR的I-V曲线图
仔细观察改进后SCR的I-V曲线,发现一个非常奇怪的现象。曲线在电压上升到12 V时开始第一次崩溃,到4.5 V左右,通过的电流开始上升,在电流上升到0.7 A左右,电压到达了16 V左右。但是,在16 V左右,竞然出现了第二次崩溃的曲线,且二次崩溃后,器件并没有损坏(漏电流没有显著增大)。此后电压保持在5 V左右,电流一直上升到3 A,SCR才出现损坏。分析此现象的原因,必须从器件本身的结构来解释。
图6为改进后的器件结构。当受到ESD冲击时,PAD上的电压上升。电压上升到12 V时,N+与PW之间的反向PN结崩溃,SCR开启,电流路径是图中靠上方的虚线所示。此后,电流继续增大。当电压再次增加到16 V左右时,NW与PW的反向PN结崩溃,出现靠下的绿线电流路径。此后,曲线电压再次回到5 V左右,电流继续增大到3 A,直至器件损坏。
图6 二次崩溃曲线出现位置示意图
出现二次崩溃后,在PN的介面上,不仅是离表面较近的N+上有电流经过,而且更深处的NW也有电流经过。此时,实际上形成了两个并联的SCR,ESD电流更加均匀地流过反向PN结介面。显然,相同面积情况下,改进后的SCR可以承受更大的电流,ESD性能增强。
5 结 语
本文提出并解释了改进型SCR增强ESD性能的原因。通过对测试数据的观察和对器件结构的分析,提出了出现二次崩溃曲线的原因和意义。它对研究SCR和类似结构的其他器件的ESD性能都有很好的参考意义。
参考文献
[1]KER Ming-Dou. Lateral SCR devices with low-voltage high-current triggeringcharacteristics for output ESD protection in submicron CMOS technology[J]. IEEE Trans. Electron Devices, 1998, 45 (4): 849-860.
[2]KER M D. Whole-chip ESD protection design with efficient VDD-to-VSS ESD clamp circuits for submicrometer CMOS VLSI [J]. IEEE Trans. Electron Devices, 1999, 46(1): 173-183.
[3]KER Ming-Dou, LIN Kun-Hsien. Double snapback characteristics in high-voltage nMOSFETs and the impact to on-chip ESD protection design [J]. IEEE Electron Device Letters, 2004, 25( 9): 640-642.
[4]LEE J H, SHIH J R, TANG C S, et al. Novel ESD protection structure with embedded SCR LDMOS for smart power technology [C]// Proc. of IEEE Int. Reliability Physics Symposium. [S.l.]: IRPS, 2002: 156-161.
[5]HEYN V De, GROESENEKEN G, KEPPENS B, et al. Design and analysis of new protection structures for smart-power technology with controlled trigger and holding voltage [C]// Proc. IEEE Int. Reliability Physics Symposium. [S.l.]: IRPS, 2001: 253-258.
[6]AMERASEKERA Ajith, DUVURY Charvaka. ESD in silicon integrated circuits [J]. Electronics & Communication Engineering Journa, 1997, 9 (5): 208-209.
[7]HATCHARD M C, MAHANPOUR M. Transient latch-up using as improved bi-polar trigger [C]// Proc. of EOS/ESD Symposium. Orlando, Florida: EOS/ESDS, 1999: 190-202.
[8]MERGENS M P J, WILKENIG W, METTLER S, et al. Analysis of lateral DMOS power devices under ESD stressconditions [J]. IEEE Trans. Electron Devices, 2000, 47: 2128-2137.