EOS总体设计方案
开篇：润墨网以专业的文秘视角，为您筛选了一篇EOS总体设计方案范文，如需获取更多写作素材，在线客服老师一对一协助。欢迎您的阅读与分享！
摘 要:阐述了eos芯片的设计方案,详细介绍EOS芯片的结构设计图和芯片上各主要部分功能的实现。通过EOS设计可以将10M/100M以太网通过SDH的E3接口接入SDH环形网中,实现以太网数据的透明传输,通过该芯片接入SDH环网的节点共享34 MHz的传输信道。
关键词:EOS; 以太网; SDH; 节点共享
中图分类号:TP393 文献标识码:A
文章编号:1004-373X(2010)10-0131-02
EOS Total Design Scheme
LI Yan-hua
(Xi’an Aeronautical Vocational and Technical College, Xi’an 710089, China)
Abstract: The design schemem of EOS-chip is introduced, whose diagram and functions realized by the main parts on chip are proposed in detail. The transparent transmission of Ethernet′s data is realized according to make 10 M/100 M Ethernet access to SDH ring network by SDH E3 interface based on the design of EOS. 34 MHz transmission channel is shared with the SDH ring network nodes through EOS chip.
Key words: EOS; Ethernet; SDH; nodes sharing
0 引 言
近年来,随着Internet技术的发展和宽带接入网建设的深入[1],数据业务流量飞速增长,已经成为电信市场的主体之一。然而,纯粹的IP网络还达不到公用传输网的可靠性要求,且其建设耗资巨大。EOS(ethernet over SDH)技术的出现,实现了数据业务在SDH(synchronous digital hierarchy)网络中的高效传输,最大程度地利用了现有的网络资源。文献[2]通过EOS技术可以直接将以太网SDH/SONET网络连接起来。ASIC技术不断发展,使得SoC单芯片系统技术不断发展完善,致使在小面积芯片上集成多种功能成为可能,因而促进了新技术的实现和应用。
1 芯片结构图
该芯片的基本结构如下图1所示,共分为10个模块[3],包括MAC接收单元、MAC发送单元、环网接收控制、环网发送控制、以太网接收缓冲EthernetRxbuff、以太网发送缓冲EthernetTxbuff、转发队列PassFIFO、E1收发缓冲E1Rxbuff和E1Txbuff。其中,MAC接收和发送的单元信号都符合MII口的声明[4];ready用来标记该站点工作正常,lof是E3的帧失步(loss of frame);los是E3信号失步(loss of signal);rai是E3的告警信号。
图1 芯片的基本结构
2 功能描述
2.1 MAC接收模块
(1) 在rxdv升高后,查找6个前导码55和一个帧定位符5D是否出错,以适应10 MHz或100 MHz的工作,当收到的情况与autonego设置不匹配时,数据出错[5]。
(2) 正确接收时,将4位数据放入EthernetTxbuff中,当rxdv降低,完成1帧数据接收。
(3) 根据MAC目的地址,查找地址CAM,并标记结果。
(4) 根据MAC源地址,查找地址CAM,如果命中,不做任何操作,否则写入地址CAM,地址CAM采用先来先替换原则。
(5) 如果出现rxerr错,包过长或过短,目的地址查找命中,则丢弃该帧数据,否则通知环网发送单元。
2.2 MAC发送模块
(1) 在收到Rxbuff中数据准备好的信号后,查询crs,如果为高,则继续查询,当crs降低后,过96 b再次查询,如果为低,则开始发送,否则重复本步工作。
(2) 降低txen后开始发送数据,结束后升高txen。如果在发送过程中col升高,则放弃本次发送,并发送32拍的阻塞码。
(3) 如果重发次数超过16次,则丢弃该帧,否则过了间隔时间后重发该数据,并将重发次数加1,发送间隔加倍。
(4) 在全双工方式下,认为crs和col永远为低。
2.3 环网发送模块
(1) 在收到EthernetTxbuff数据准备好、E1Txbuff准备好或PassFIFO的请求后,开始发送,如果同时有请求,首先响应PassFIFO,如果三者都没有请求,发送空闲码。在发送空闲码期间,每次在发送7E后查询是否有请求,并决定响应。
(2) 如果发送PassFIFO数据,则将PassFIFO中的数据原样转发,不进行任何修改。
(3) 如果发送EthernetTxbuff和E1Txbuff中的信号,则由发送状态机控制首先将EthernetTxbuff或E1Txbuff中的数据转换成HDLC码流,再插入环网的控制信息,在将它们整体作为E3的净荷,构成E3数据帧发送。以太网数据包可能被分成若干个E3帧,但在E3的净荷中使用7E来识别以太网的起止位置。
(4) 对于监控站,在上电后要发送start为10的启动帧,在收到该帧后,就再发送start为11的帧设置下游站点的ready寄存器。
(5) 普通站点,如果某个节点的los,lof或rai中1个有效时,向下游发送start为01的命令帧(点对点工作方式时,要设置rai位)。
(6) 工作在点对点方式时,PassFIFO的请求被屏蔽掉,不会产生发送请求。
(7) 发送完一帧数据后,至少要发送2个7E,使得下游的节点有时间决定对转发帧的处理。
2.4 环网接收模块
(1) 对于普通站点,接收从SDH送来的E3数据流,如果环网地址与本站地址不符合,再判断帧的类型,以决定将数据写入E1Rxbuff或EthernetRxbuff,写入它们的数据还需要在剥离环网帧格式和HDLC上填充。写入EthernetRxbuff的信号还需要写入PassFIFO,数据需要剥离E3的帧头。
(2) 对于监控站,除了进行1的操作外,还需要从净荷中查询环网控制字,如果循环发送标记位为1,则从PassFIFO中清除该帧,同时写使能无效,丢弃该帧;否则将循环发送标记位置1,剥离E3帧头后写入PassFIFO。
(3) 将剥离掉E3和环网协议控制字以及HDLC分割符和调整字节后的以太网数据写入EthernetRxbuff,同时注意查询7E来将若干个E3帧组成1个以太网帧。
(4) 将剥离掉E3和环网协议控制字以及HDLC分割符和调整字节后的E1数据写入E1Rxbuff,该数据不需要进行FCS校验。
(5) 检查以太网帧的FCS字段,错误的帧丢弃。(这样做将以太网和SDH上的差错控制统一处理)。
(6) 在上电后查询start标记,如果收到,表明环网已经正常,标记本节点的start位。
(7) 如果检测到los,lof或rai中的任何一个有效,如果有效,清除ready寄存器,并向下游发送告警。监控站检测到上面的情况或收到start为01的命令帧,则需要发送1个start为10帧来帧来检测环路(点对点工作方式时,要设置rai位),然后再发送一个start为11的帧去设置每个站点的ready寄存器。
3 结 语
通过EOS的设计,该芯片实现了以下的功能:文┫[8]通过MII口,从以太网PHY层芯片接收以太网数据包,转换成内部格式;该芯片的以太网接口可以完成10 M/100 M自适应工作,支持全双工和半双工模式,支持地址自学习和地址过滤功能,符合802.3标准。可以提供4个E1接口,将34 MHz中的8 MHz分给话音的传输。文献[9]可以通过设置寄存器来决定是否使用4个E1接口,在不使用时全部34 MHz的传输资源都由以太网数据占用。
参考文献
[1]卢秀娟.EOS芯片设计及实现[D].武汉:武汉邮电科学研究院,2005.
[2]孔庆涛.EOS芯片的设计及FPGA验证[D].济南:山东大学,2008.
[3]丁华.基于SNMP协议EoS的网络管理及命令行设计与实现[D].哈尔滨:哈尔滨工程大学,2005.
[4]黎红长.SDH/SONET CES over Ethernet技术[J].广西通信技术,2006(1):10-14.
[5]张东辉.多业务接入平台架构与带内网管的实现EOS业务平台设计[D].西安:西安电子科技大学,2005.
[6]黄建刚.简捷式EOS系统设计及其关键技术的研究[D].西安:西安电子科技大学,2007.
[7]吴巍.以太网数据在电信传输网上的实现[D].西安:西安电子科技大学,2007.
[8]张绍友.MSTP系统剖析及核心业务单盘的设计实现[D].西安:西安电子科技大学,2007.
[9]杨正国.SDH接入设备的网络接口与智能复用技术[D].长沙:国防科学技术大学,2006.
[10]吕小燕.在SDH上传送以太网业务的GFP协议的应用研究与逻辑实现[D].西安:西北工业大学,2006.