简化电源设计开发和评估
开篇：润墨网以专业的文秘视角，为您筛选了一篇简化电源设计开发和评估范文，如需获取更多写作素材，在线客服老师一对一协助。欢迎您的阅读与分享！
摘要：本文介绍了如何配置System Monitor的外部通道来进行
电源监控，并提供了一些针对PCB实现的建议和指导。
关键词：静态电流；电源；监控；PCB
System Monitor简介
Virtex-5 FPGA System Monitor的核心是一个200 kSPS(20万次采样每秒)的模拟数字转换器(ADC)。图1给出了System Monitor的框图。system Monitor为访问片上的关键FPGA模拟信息提供了方便。ADC的输入是管芯内建温度和电压传感器。利用其17个外部通道，System Monitor还可以测量PCB(印制电路板)或外部封装的物理环境参数。控制逻辑部分实现了常用的自动通道排序、过滤和告警等监控功能。所有这些功能都是用户可编程的，并可以在运行过程中经由动态重配置端口(DRP)通过FPGA逻辑中的寄存器文件接口来定制。DRP是多种XilinxFPGA模块中提供的标准总线接口。该端口支持对特定模块的配置进行动态更新。或者，也可以通过JTAG测试访问端口(TAP)，从外部访问寄存器文件接口。事实上，在利用JTAG TAP配置器件前，就可以访问和应用System Monitor功能。
电源验证
随着电流需求的增加和电源电压的降低，提高了对电源系统中阻抗的敏感性，进一步加大了电源系统设计的复杂度。供电电压的降低意味着电源电压的误差裕量更小。也就是说，容差绝对值与电源电压本身成比例。例如，1VVccint供电电压的容差指标是±5％或±50mV。对于5A的电流需求、PCB电源系统中仅10mQ的未记串联电阻和标称电压为1V的电源，所传递的电源电压的直流电平就已经达到所规定的下限值(即，当5A电流流经10nlQ PCB阻抗时，在稳压器和Virtex-5器件之间产生50mV的PCB电压降，因此器件的实际供电电压为0.95V)。
现代BGA形式的封装几乎不可能在器件的焊球上附加物理探针，因此很难确定FPGA的实际供电电平。system Monitor解决了这一问题。片上实际供电电压的精确测量第一次变得可行且易于实现。system Monitor功能集成的内部电压传感器能够以1％的精度对Vccnt和Vccaux电压进行片上测量。
直接在器件管芯上精确测量出的供电电平为开发工程师提供了用于确定所需电源直流(DC)设置点的关键信息。这避免了因为缺乏对电源和负载间压降的了解而设置过多的裕量。就功耗来说，电源电平的过多裕量代价高昂。静态功耗约与直流电平的立方成正比。动态功耗约与直流电平的平方成正比。例如，直流电平降低2％意味着静态功耗降低约6％，动态功耗降低约4％。
System Monitor的外部通道可用来测量PCB板上其他点的电平。唯一的限制是施加在system Monitor输入上的待测电平必须落在SystemMonitor规定的输入范围内。利用简单的电阻分压网络可以将大于1V的待测电压衰减到规定的范围内。如图2所示。
图2中，信号被衰减为原有的1/5，再输入到SystemMonitor进行测量。SystemMonitor以单极模式测量得到0.5V的电压电平，并返回代表这一电平的代码。然后，将测量结果放大5倍，从而可以得至Ⅱ待测电源电压。
就PCB实现来说，有几点需要注意：
要保证衰减时的精度，电阻分压网络使用的电阻必须精确。
连接到SystemMonitor输入的布线必须采用紧耦合差分方式实现。保持这些路径紧耦合确保了任何可能的噪声拾取是共模的，从而能够被System Monitor的差分模式所抑制。
除了System Monitor输入路径上的其他带宽限制电路以外，必须在其外部模拟输入对上放置一个低通(抗混)滤波器网络，并且应当尽可能靠近器件引脚。这一低通滤波器旨在滤除进入ADC的高频分量，避免测量不可靠。
与所有System Monitor输出一样，这一数据可以通过JTAG TAP读取。可以使用PCB的标准JTAG基础结构设计来确定原型电源系统的完整性，甚至是在FPGA位流最终完成之前。当然，当评估IR压降时，必须在工作电流存在的条件下进行测量。
实时VCCINT电源测量
在系统设计的开发/评估阶段，systemMonitor与外部分流电阻相结合可以有效地用于、Vccint电源的测量。测量的具体布置如图3所示。System Monitor可测量低阻值精确分流电阻两端的电压降(Vkelvin)。利用已知的分流电阻阻值Rshont和由SystemMonitor准确测量的分流电阻两端的电压降Vkelvin，可以确定Iccinr值。对于小于等于1.1V的VP值，上述测量应当以System Monitor双极模式实现。
可以利用电源的传感输入来测量负载点处的Vccint数值来实现这一点。SystemMonitor的Vccint直流电平管芯内建测量信息可以用来确定电源的设置点。与所有外部测量实现方法一样，system Monitor信号输入布线需采用紧耦合差分方式，并采用抗混滤波器来减小共模噪声源的影响。
利用准确的结温数据估算静态功耗
可以利用外部解决方案来测量结温。例如，热敏二极管监控电路可以提供准确的管芯温度测量数据。然而，这种方案除了需要增加外部监控电路本身以外，还很容易受噪声干扰，并受到其他实施细节的限制，因此实现较为困难。system Monitor的集成温度传感器就避免了这些问题。通过FPGA逻辑构造或JTAG TAP可以方便地获取管芯中心结温测量结果，在实现了完全无介入测量的同时，还避免了气流干扰或其他环境因素的影响。
在调试时，监控温度变化和获知设计或系统中发生的事件与异常温度波动之间的时间相关性提供了非常实用的设计工具。在大电流工作期间监控结温度可以快速诊断潜在的问题。
由于各种设计都必须满足功率预算，因此获知实际器件结温对于确定设计的实际功耗至关重要。通常，在进行功率估计时，并未正确考虑静态功耗与温度之间存在的指数关系。由于不知道实际器件结温，静态功耗估计通常会变得不切实际。许多使用SystemMonitor的客户都对其设计中所达到的结温感到惊讶。在许多设计中，静态和动态功耗的比例关系接近50:50，因此准确的静态功耗估计非常重要。如图4所示，从环境或外部探测数据来外推/投射结温通常是不太准确的。采用svstem Monitor可消除这一不确定性。
环境监控的图形显示
在系统调试或运行时，实现一个环境条件后台监控系统是另一项有用的功能。system Monitor在其内部传感器通道上集成了用户可定制的告警系统。当发生过热或过压/欠压条件时，系统会自动生成告警信号。告警的阈值设置是用户可定义的。告警信号可通过FPGA逻辑访问。此功能的一个简单应用模式是将告警输出信号连接至板上的错误LED。更为复杂的应用模式则是使用处理器控制系统管理解决方案中的告警功能。
熟悉ChipScopePro调试工具的用户都了解，它直接将逻辑分析仪、总线分析仪或虚拟I/O小巧软件内核插入到设计中来查看内部信号或结点。ChipScopePro工具也支持对Virtex-5 FPGA System Monitor功能的访问。在ChipScopePro工具环境内，用户除了可以捕获设计的逻辑状态以外，还可以获得芯片物理环境的图像，根据SystemMonitor外部通道的使用情况，甚至还可以获得更多参数。参看图5。
在缺省模式下，ChipScope Pro工具的svstem Monitor控制台将绘制出通过内部传感器测量得到的温度、Vccaux和Vccint数据的曲线图表。除了这些数据以外，该控制台还允许用户随时显示任意System Monitor外部通道。ChipScope Pro工具还提供了带时间戳的数据日志功能，以便进一步分析这些测量结果。System Monitor所提供的温度和电压数据在开发、调试和评估阶段极为有用。使用这些资源所需要的设计工作很少或根本不需要任何设计工作。
结语
Virtex-5FPGA特有的System Monitor功能以最小的设计代价提供了对关键模拟信息的便捷访问。这些数据可以用在开发/原型/评估阶段，为开发工程师提供关于电源系统的重要信息。可以对电源传输系统中的瓜压降进行监控，并能够快速确定与电源或PCB实现有关的潜在问题。SystemMonitor功能配合外部分流电阻可以实现Vccint电源的功耗测量。