未来芯片启示录

开篇：润墨网以专业的文秘视角，为您筛选了一篇未来芯片启示录范文，如需获取更多写作素材，在线客服老师一对一协助。欢迎您的阅读与分享！

引:集成、集成再集成，已经成了芯片的未来之路。但是，在集成什么功能的问题上，业内厂商们有着不同的见解，并且已经进入了探索阶段。

集成服务器系统架构

提高处理器集成度最传统的方式，就是在处理器内部集成越来越多的标准处理器通用内核及相应的缓存。而处理器内核的增多必须解决内核的互连问题以及与内存连接的问题，复杂的计算机系统架构(芯片组中的北桥功能)开始被逐步迁移到了处理器或封装模块的内部，并最终发展成为处理器的微架构。

首先，IBM在Power4时代实现了双核，并且用多处理器模块MCM的方式提供单插槽上的多处理器封装，

迈出了集成多处理器计算机系统架构的第一步。

随后，集成内存控制器的AMD Opteron大行其道，IBM Power5紧随其后也集成了内存控制器，迈出了集成计算机系统架构的第二步。当然，追溯起集成内存控制器的第一款计算机通用处理器产品，是Alpha的EV7 21364。

随着英特尔开始大规模供应x86四核处理Xeon 5300和Core2 Extrem QX6700，这一设计思想被推到了另一个新的制高点。Xeon 5300和Core2 Extrem QX6700采用了多芯片封装方式，每颗处理器内部用前端总线连接了两块双核芯片，这预示着，服务器和工作站复杂、昂贵的系统架构正在被转移到处理器内部，进而通过简化而降低了系统成本。尽管这种转移从技术上也许还不够完美，但是具有极高的经济价值和实用性。

举个例子，单核时代的八路服务器有非常复杂的芯片组，具有庞大的机箱和高功率的电源。而今，只需要在一个简单的1U服务器甚至一个服务器刀片内就可以通过双插槽设计实现传统八路的计算性能(在不考虑I/O的前提下)。

复杂的多处理器计算机系统架构被转移到了芯片内部，整个系统的成本和功耗大幅降低。而且不可忽视的是，系统的可靠性也随着芯片集成度的提高而得到显著提升。

片上网络与集成内存

从更长远的角度看，当处理器中的内核达到数十个，处理器内部的互连问题将变得极为复杂，从而诞生一个用于处理器内部互连的片上网络。另外，处理器与内存连接的瓶颈问题将凸显出来，无论是Intel的前端总线还是AMD现有的直连架构，都不能适应数十个内核的处理器内存访问。

谈到这一问题，我们仍然不能不谈到昔日的处理器先驱Alpha，其处理器互连的设计已经是网状网络，在处理器上集成了内存控制器接口和网络接口。Alpha的设计辗转于DEC、Compaq、HP，最终从HP转手到了Intel。

在英特尔最新公布的数十内核处理器的设计模型中，已经把网状网络的处理器互连设计搬到了芯片上，每个处理器内核上都出现了一个面积庞大的功能单元“Router(路由)”，用于连接处理器间的互连。

此外，设计模型还用多层封装技术把处理器和内存集成在一起。随着处理器上内核数量越来越多，必须解决处理器的内存延迟问题，仅仅是集成内存控制器，已经不能适应多内核处理器的需要，从内存到处理器内核的物理距离过长，至少要浪费上千个处理器周期，因此必须缩短内存和处理器的距离。缩短距离的有效方法是将处理器和内存封装在一起。在初期，也许只能把大容量的缓存和内存控制器封装在处理器内，而未来则是把主内存和处理器封装到一起。

限制性因素主要在于发热量问题，内存和处理器都是发热量的“大户”，必须等待新的生产工艺把处理器和内存功耗降下来，同时也把体积进一步缩小，才有可能封装在一起。而这一时代并不遥远，再过三四年，32nm和三门晶体管技术就有可能一起到来。