一种动态LED背光控制方案及其FPGA实现
开篇：润墨网以专业的文秘视角，为您筛选了一篇一种动态LED背光控制方案及其FPGA实现范文，如需获取更多写作素材，在线客服老师一对一协助。欢迎您的阅读与分享！
摘要:针对分辨率为XGA(1,024×768像素)的液晶面板,利用fpga技术实现高亮度白光LED背光源的动态控制。以FPGA作为主控芯片,获取调节LED背光源的控制信号,并采用乒乓操作协调两组SDRAM以完成对视频信号的实时读写,在保证显示效果的基础上,通过动态调节LED的亮度来达到节能降耗的目的。该方案电路结构简单、设计灵活性高,适当改进后可适用于更大尺寸的LED背光源。
关键词:XGA;白光LED;FPGA;乒乓操作;SDRAM
中图分类号:TN312+.8文献标识码:B
A Dynamic LED Backlight Control Program and Its Implementation with FPGA
LIU Dong1,3, LV Guo-qiang1,2,3, FANG Yong1,2, HAN Shao-fei1,3
(1. Key Laboratory of Special Display Technology, Ministry of Education, Hefei Anhui 230009, China; 2. Academe of Opto-electronic Technology, Hefei University of Technology, Hefei Anhui 230009, China; 3. School of Instrument Science and Opto-electronic Engineering, Hefei University of Technology, Hefei Anhui 230009, China)
Abstract: For the LCD resolution of XGA(1,024×768), use FPGA technology to achieve dynamic control of White-light LED of high brightness. Take FPGA chip as master to obtain control signal for adjusting LED backlight and to harmonize two groups of SDRAM with ping-pong operating for reading and writing real-time video signal. On the basis of maintaining display impression, adjust LED brightness dynamicly for the energy saving purpose. Because of simple circuit structure and high design flexibility, the program can be improved appropriately for applying to larger-size LED backlight.
Keywords: XGA; white-light LED; FPGA; ping-pong operating; SDRAM
引言
不管是CCFL背光源模块,还是被动式静态LED背光源模块,都只扮演着光源角色,消极提供恒定亮度的均匀光源给液晶显示屏。影像亮度、对比度等仅由液晶显示屏决定,背光源所消耗的功率是不变的。LED背光源的发展趋势是使用RGB三色LED或者高亮度白光LED器件的动态LED背光源,动态LED背光源不仅具有静态LED背光源本身环保的优点,而且还能大幅度提高画面对比度,满足未来高清彩色画质及高动态范围影像的需求。动态LED背光源技术预期可有效降低LED器件功耗30%以上,功耗的下降还将进一步提高LED的寿命,并降低对散热的要求。
本文提出了一种新颖的针对高亮度白光LED的动态背光控制技术:针对视频传输的原始图像进行区域分割,根据特定区域图像的灰度,利用有效的算法相应地调整对应区域的白光led亮度,同时对原始图像中像素点的RGB值进行校正,以保证变换后的LED背光亮度能真实地表现原图像的亮度特征,从而实现LED背光源在图像暗的地方暗、亮的地方亮,达到降低功耗、增强图像对比度等目的。
动态背光控制系统是LED背光源的核心部分,而控制算法决定了控制系统的性能。如图1所示,由LCD显示控制器输出的RGB数据、像素同步信号、VS(场同步信号)和HS(行同步信号)进入系统,对像素同步信号、HS进行计数,当出现下一个VS时计数结束,并根据计数结果确定图像的分辨率。LED背光源由几十甚至几千个LED组成,由于成本和驱动IC等方面的限制,单独控制每个LED是不实际的,可将整板合理地分成N块,每块中所有LED都用同一个数据进行控制。此时对应独立LED块的图像区域有几十万甚至几百万个像素,对这些像素进行RGB空间到YCbCr空间的变换,从而得到每个像素点的灰度值。
RGB和YCbCr之间是一种非整数比例和或差的关系,精度过小会使结果出现误差,而精度过大又会占用过多的硬件资源。因此在误差允许范围内,可采用合适的比例因子将小数放大成整数,从而便于处理,此处选择放大256倍,进行整数处理后得到每个像素点的灰度cvi,j:
根据得到的对应LED块的K值,通过查找预先存储的K值与对应驱动LED占空比数据的表格,输出不同的驱动电流,从而达到调节LED块亮度的作用。
最后,对每个像素的RGB值进行校正:
(8)式中r′、g′、 b′是送入LCD的最终RBG值[2];K为上式计算得到的调光因子;γ为伽马校正系数,可取2.2;如果r′、g′、 b′值大于255,则取255。
我们选取了10幅具有代表性的图像,用Matlab进行仿真,通过上述算法处理后的显示功耗比原功耗平均降低30%左右,预期对于连续的视频信号显示功耗将进一步降低。
2系统硬件(主要模块)设计
本系统针对分辨率为1,024×768像素(60Hz)的24位RGB标准视频信号进行设计,系统主要分为信号编解码模块(LVDS)、信号缓冲存储模块(SDRAM)和信号处理模块(FPGA)三部分,如图2所示。
2.1信号编解码模块
选用Thine公司的THC63LVD823/824:工作时钟频率为25～170MHz,能够支持XGA、SXGA、UXGA等视频信号。接收器先将接收到的两路LVDS信号转换为48位RGB信号、HS、VS、DE和CLK等,以便于FPGA进行处理。转换后的RGB信号经处理后再由发送器转换为LVDS信号送至液晶屏。
2.2信号缓冲存储模块
采用双帧存结构,每个帧存由两片SDRAM构成,均采用乒乓操作来实现数据存取。每幅图像大小约为18Mbits,从容量的角度考虑选用HYNIX的HY57V643220DT-7,它是4Banks×512K×32bits的结构,主要特性包括:工作电压为3.3V、最大时钟频率为133MHz、输入和输出操作都是在CLK上升沿触发。
2.3信号处理模块
考虑需要开辟内部RAM空间做查找表,RAM容量经计算至少为65,536bits,再综合考虑SDRAM的I/O接口数等。选用Altera公司cyclone系列的EP1C4F400C6:用户I/O口有315个、内核电压为1.2V、内部RAM容量为78,336bits、2个PLL,4,000个LE。
3系统内部逻辑(主要模块)设计
3.1FPGA内部逻辑设计
FPGA内部由主控模块、SDRAM读写控制模块(包括命令地址序列发生模块、地址译码模块、SDRAM数据通道)、同步信号缓冲、输入输出数据缓冲、灰度转换模块、灰度数据处理模块、RGB校正模块等组成。
主控模块负责协调各个模块之间的工作;SDRAM读写控制模块实现SDRAM的操作逻辑,包括读写控制、地址信号的产生与译码等;灰度转换模块实现对RGB像素点的灰度提取;灰度数据处理模块对提取的像素点灰度值进行相应的算法处理,以产生每块的调光因子K,从而调节LED驱动板;同步信号缓冲模块接收场同步、行同步、使能等信号并产生合适的延时,然后输出给液晶屏,保证图像的同步显示;输入输出数据缓冲模块主要起数据缓冲的作用。
在1,024×768@60Hz情况下像素时钟频率为65MHz,由于采用双通道LVDS接口,故进入系统的像素时钟频率为32.5MHz。这个频率就是FPGA的全局时钟信号输入频率,系统各模块均在此频率下工作。
3.2SDRAM存储逻辑设计
像素传输的特点是逐场逐行,一个像素一个像素依次传输,直到一帧图像传输完毕。SDRAM存储图像也是一点像素存在一个地址位中,按逐个地址位顺序存储。本设计中的图像区域分割要求对相同区域内的像素点进行灰度比较,得出控制LED驱动板的信号,这就需要将同一区域内的像素存储在SDRAM的连续地址空间内。这里采用计数器的方式实现图像像素的分区域存储,通过像素时钟跳变沿触发对每个像素点进行计数,以同区域像素对应的计数值为触发条件,将其存入SDRAM的顺序地址空间中,从而保证SDRAM连续读取的数据是相同区域内像素点的RGB数据,如图3所示。
4VHDL实现与仿真
本文所阐述的设计方法采用VHDL[5]语言实现,并在QuartusII 8.0中进行了功能仿真、综合等。SDRAM数据读写时序仿真结果如图4所示。A存储体进行读操作,B存储体进行写操作,读写操作均采用全页(full page)突发,仅在读写命令发出时给出起始列地址,并实现了分图像区域式存储。
本设计综合编译后占用2,876个LE(约72%)、265个I/O引脚(约83%)的系统资源,最高系统时钟频率可达75.67MHz,完全满足设计要求。
5结论
本文简要介绍了在1,024×768分辨率情况下,实现白光LED背光源动态控制的软硬件设计,并提出了基于FPGA实现对SDRAM依据图像分区存储的具体设计方案。本方案采用了双帧交替和单帧分区域存储技术,保证了图像不失真和实时传输的特性。同时,FPGA技术的应用大大缩短了开发周期,增加了硬件设计的灵活性和可移植性。在本方案设计思想的指导下,只要经过适合的软硬件调整,便可应用于更高分辨率的图像和更大尺寸的LED背光源,达到有效降低功耗、增强画质等效果。
参考文献
[1] H. Seetzen, W. Heidrich, W. Stuerzlinger, G. Ward, L. Whitehead, M. Trentacoste, A. Ghosh, A. Vorozcovs. High dynamic range display systems[C]. ACM Transactions on Graphics, Aug. 2004, vol. 23, no. 3, pp. 760-8.
[2] Kerofsky, Daly. Brightness Preservation for LCD Backlight Reduction[C]. SID Symposium Digest, Vol. 37, 1242-1250(2006).
[3] 张成功,刘卫东. 动态控制的LED背光源设计[J]. 现代显示,2009(7).
[4] 李秀真,张凯亮,马丽,许燕文. 一种直下式LED背光源驱动电路的设计[J]. 现代显示,2009(3).
[5] 王骞,丁铁夫. 高速图像存储系统中SDRAM控制器的实现[J]. 液晶与显示,2006(1).
[6] 刘绍汉,林灶生,刘新民. VHDL芯片设计[M]. 北京:清华大学出版社,2004. 11.
作者简介:刘东(1986-),男,安徽合肥人,硕士在读,主要从事LED背光源动态控制研究。E-mail:。