AOS的合路器与分路器的研究与实现

开篇：润墨网以专业的文秘视角，为您筛选了一篇AOS的合路器与分路器的研究与实现范文，如需获取更多写作素材，在线客服老师一对一协助。欢迎您的阅读与分享！

摘 要：介绍了aos(高等在规系统)的主要功能及其数据流特性，进而分析了合路器和分路器在该系统的仿真演示和验证中的重要作用。最后，以美国Xilinx公司的Vietex4芯片为基础实现了合路器和分路器，两者之间通过物理信道以带有优先级的轮询方式传递数据。通过逻辑分析仪观察测试测试数据流，取得了较好的结果，基本满足系统要求。

关键词：FPGA；VCDU；分路器；合路器

中图分类号：TN919.7 文献标识码：A

文章编号：1004373X(2008)0311103

Study and Implementation of Multiplexer and Demultiplexer in AOS

LIU Yonggang，ZHANG Tianqiao，ZHU Shouzheng

(East China Normal University，Shanghai,200062,China)

Abstract：Firstly,this paper presents the main function of AOS(Advanced Orbiting Systems) and its data flow characteristic,then focuses on the important role of multiplexer and demultiplexer in the system stimulation and verification.Finally,multiplexer and demultiplexer are realized based on the Virtex4 of Xilinx,Inc.in America,and can transfers data through physical channel to each other in the polling with priority,then a well result is got after testing data flow by logic analyzer.The design satisfies the demand of system.

Keywords：FPGA;VCDU;multiplexer;demultiplexer

1 引 言

为了适应空间技术的发展，尤其是“国际空间站”的建立与发展的需要，空间数据系统咨询委员会(CCSDS)在提出常规分包遥测遥控系统的基础上又面向载人空间站、无人空间平台、自由飞行器、深空探测器以及高级空间运输系统等复杂航天器提出了灵活性更强，更多样化的数据处理业务――高等在轨数据系统，简称高等在轨系统(AOS)。

空间实验室AOS的数据流有如下特性：(1) 数据种类多；(2) 码率差异大；(3) 异步工作，其数据的产生可看作随即过程；(4) 数据源可更换。

因此，AOS系统具有如下特点：

(1) 根据数据源的性质分类，将特性相同或相近的数据源合并成一类，并使用相同的虚拟信道；

(2) 高速和低速数据在不同的级别处理；

(3) 各数据源的码率之和大于信道码速率；

(4) 数据处理设备具有通用的功能和接口。

根据AOS标准的相关要求，可以将系统分成如下几个主要部分：信号源、链路控制器、合路器、分路器和信号宿。链路控制器在数据源端将待传数据打包成符合AOS标准(VCDU格式)的包后发送给合路器，同时在数据宿端将分路器传过来的数据进行解包，然后传到数据宿。合路器、分路器主要完成多个链路控制器之间数据的调度和可靠传送。

由以上功能划分来看，信道合路器、分路器是整个AOS系统中的关键设备。他们属于空间链路层中的硬件实体，其作用相当于虚拟信道存取子层(VCA)中的信道存取过程。

2 合路器与分路器的研究设计

2.1 合路器设计

2.1.1 传输数据类型及其主要功能

AOS体制主要用于复杂航天器的数据系统中。复杂航天器需要传输的数据种类很多，有图像、语音、数据、文件、电子邮件等,数据的码速率也相差很大。高等在轨系统能够将不同类型、不同速率的众多数据合一形成统一数据流(虚拟信道数据单元,VCDU)，经过组织后送到空间物理信道进行传输。

采用AOS体制的航天器数据系统中，信道合路器存在于空间数据链路层与物理层之间，其主要功能有：将不同类型和速率的数据进行合路后形成下行统一数据帧，完成对VCDU的合路调度。向插入区插入数据，进行信道编码，数据帧同步，对数据进行随机化处理等任务以及填充VCDU产生功能。

2.1.2 功能实现手段

不同种类信源的数据(根据具体情况而定，这里定为5种)经过各自对应的链路控制器形VCDU后传送到合路器。链路控制器(VCLC)向合路器传输数据过程如图1所示：当链路控制器生成一个VCDU需要传送时，首先由链路控制器向合路器提出发送请求；合路器在满足接收该链路控制器VCDU的条件下，给出允许发送信号；链路控制器在收到允许发送信号完毕；当一个VCDU传送完毕时，双方的计数机制使请求发送和允许发送信号复位，传送周期结束。

图1 信道合路器与VC链路控制器的接口

合路器做出必要的保护，如：在链路控制器与合路器传送数据的过程中，不满一个完整的VCDU时突然停止继续传送，此时合路器在等待足够长时间后应对已接收到的数据用填充格式拼成一个完整VCDU后申请发送。

合路器将各路传送来的VCDU分别缓存在对应的FIFO中，并在传送的每个VCDU前加上32位的同步码1ACFFC1DH以形成CADU。通过合路器的综合调度，5路VCDU最后将合路成一个连续的速率为200 Mb/s的数据流，并在5路都无输出的情况下输出填充VCDU (此VCDU的VCID置为保留值“全1”)以保持输出数据的连续性。在每个CADU发送过程中，适时从插入业务数据源取得插入数据，并将插入业务数据放到每一个正在传送的VCDU的插入域。时序电路产生各个模块所需的时钟信号和门控信号。高速数据传送单元负责将合路后的200 Mb/s的数据流通过物理信道(LVDS标准电平)可靠传送到分路器。

2.1.3 合路器的调度

虚拟信道多路技术是AOS的精髓，他是一种信道时分制，但又根本不同于传统的时分制。传统的时分制是固定的传输时隙，而多路复用技术是按需动态划分的，实现了多类型数据源的合路传输，同时提高了空间数据信道的利用率。虚拟信道(VC)是建立在一个物理信道上的多个并行的“虚拟”通路，使该物理信道可以被多个不同类型的用户共享。在该方案中采用带有优先级的轮询的方式占用物理信道，即当两个或者两个以上优先级不同的VCDU同时存在时，优先级高的VCDU先占用物理信道；当两个或两个以上优先级相同的VCDU同时存在时，以轮询方式占用物理信道。

2.2 分路器设计

2.2.1 分路器的主要功能

分路器的主要功能是：帧同步以及信道译码、提取插入数据、丢弃填充VCDU等，从而完成对信道合路器合路后数据的分路处理。他将一个连续的速率为200 Mb/s的数据流恢复为合路前的5路不同速率、不同性质的数据。

2.2.2 功能实现手段

合路器完成合路后的数据经物理信道传至分路器。分路器负责接收合路器传送过来的200 Mb/s的数据流，然后将接收到的数据流传送到数据缓存区同时提取同步及导头输出至分路控制单元。分路控制单元根据主导头中的信息产生相应的控制信号，及时将来自不同信源的VCDU分别输出至对应VC的数据缓存区。一旦分路控制单元根据VCDU导头解算出了VCID，就可将VCDU写入各VC对应的数据缓冲区。同时，分路控制单元在适当的时候取出VCDU导头后插入域中的数据并传送给插入业务数据缓存区。如果是填充VCDU，则不选通数据缓存区，直接舍去，防止无效数据传输至数据处理设备。VC链路控制器接收信道分路器中数据缓冲器发送的数据。如图2所示：每一个VCDU为一个独立的传送周期。信道分路器在其接收到一个完整的VCDU后给出数据有效信号，并送出时钟和数据，直到该VCDU传送完毕,当一个VCDU传送完毕时，数据有效信号复位，传送周期结束。

图2 信道分路器与VC链路控制器的接口

3 Virtex4在研究中的应用

Virtex4 FPGA是美国Xilinx公司出品的新一代的平台FPGA，他使用高级硅片组合模块(ASMBL)柱状架构构建，使用300 mm(12英寸)晶圆技术，采用90 nm铜工艺制造。Virtex4 FPGA的基本构造块是其他Virtex系列器件的增强版本，这就使得现存的设计能够向上兼容。其自带的IPCore供用户方便使用，加快设计研发的速度。

BlockRAM提供了18 kb的双端口RAM，他还可以通过级联实现更大的RAM。此外，VirtexTM―4 FPGA对BlockRAM的一个改进就是增加了可编程的FIFO逻辑，因此合路器和分路器的缓存器实现就尽可能简单。

此外， Virtex4的LVDS的IPCore轻松实现速率为200 MHz的物理信道。LVDS是一种低摆幅的差分信号技术，他使得信号能在差分PCB线对或平衡电缆上以几百Mb/s的速率传输。通过一个LVDS接口把并行数据转换成串行数据，能把串行信号传送更远的距离(达到10 m)，而典型的逻辑总线只能把信号传送50 cm的距离。

如图3所示，分路器位于上方，合路器位于下方，中间以双绞线相连，传送CADU，接口电平均为LVDS标准。

图3 分路器和合路器

4 测试及验证

合路器/分路器可以支持5路数据,其中1路支持150 Mb/s的高速率，其他4路支持小于50 Mb/s的任意速率(测试全部用50 Mb/s)，插入数据采用150 Mb/s的速率。在合路速率为200 Mb/s的情况下(即物理信道速率为200 Mb/s)进行了验证。由于合路器在合路的过程中，需要在链路控制器传过来的VCDU前增加一些同步信号(如前所示)以形成实际物理信道传送的CADU(信道存取数据单元),增加了一些额外的开销，因此5路信号源输入的平均速率之和应略小于合路速率200 Mb/s，以保证传输中无数据帧丢失。

用Tektronix TLA 5201逻辑分析仪捕捉到合路器和分路器所传递的数据流(见图4，图5)。

图4 信道合路器向VC链路控制器传送数据

图4所示为信道合路器向VC链路控制器传送数据，信号为req，ack，clk，vcdu；图5所示为信道分路器向VC链路控制器传送数据，信号依次为insert_data_req,insert_clk,insert_data(皆为插入数据相关),main_data_req,main_clk,main_data(主要数据相关)。

图5 信道分路器向VC链路控制器传送数据

由图5可以看出，分路器接收到物理信道传过来的CADU，判断出同步头后(同时，也解出VCID)，首先将插入数据送入插入数据宿，然后再将后面的信号送到对应的信号宿。

测试结果表明：合路器/分路器可以较好地保持合路与分路能力，各虚拟信道数据保持流畅，无丢失现象。

5 结 语

本文介绍了合路器和分路器在空间实验室AOS仿真演示和验证中的重要作用，对虚拟信道进行带有优先级的轮询算法的动态调度和多路复用，提高了物理信道的利用率，使系统可以对5路不同信源和码率的信号进行合路和分路，最后用FPGA电路实现了该系统。通过对系统数据传输的观察，进行了功能验证，进而对下一步设计(如实现更好的调度算法，提高物理信道的传输速率)打下了基础。

参考文献

[1]Advanced Orbiting Systems,Networks And Data Linds;Architectural Specification,CCSDS 701.0 ― B― 2,Blue Book,Consultative Committee for Space Data Systems,Nove― mber 1992.

[2]Advanced Orbiting Systems,Networks And Data Linds;Architectural Specification,CCSDS 701.0 ― B― 3,Blue Book,Consultative Committee for Space Data Systems,June,2000.

[3]顾莹琦,谭维炽.CCSDS 下行链路虚拟信道调度方法及其性能分析[J].中国空间科学技术,2001,6(3):29―35.

[4]武文红，李健，许春凤.AOS 多路复用功能几个关键问题的研究[J].微计算机信息，2006，10(3):102―104.

[5]Michael D Cilietti.Advanced Digital Design with Verilog HDL[M].北京:电子工业出版社，2004.

作者简介 刘永刚 男，1982年出生，河北省沙河市人，华东师范大学电子系硕士研究生。主要研究FPGA在嵌入式系统中的应用。

注：本文中所涉及到的图表、注解、公式等内容请以PDF格式阅读原文。