频率灵活时钟发生器对综合式数据中心网络的重要性

开篇：润墨网以专业的文秘视角，为您筛选了一篇频率灵活时钟发生器对综合式数据中心网络的重要性范文，如需获取更多写作素材，在线客服老师一对一协助。欢迎您的阅读与分享！

前言

移动装置上众多的在线游戏在线视频的云串流服务使网络带宽的需求暴增，为了支持大幅提升的数据速率，网络基础设施供应商纷纷开发数据中心系统，例如10Gb/s、40Gb/s和100Gb/s。另外，提供网络型运算和存储服务的商用云计算日益普及，进一步推升了现今的数据中心对于应用灵活、高带宽网络的需求。

图1说明了这些基于云串流服务的在线游戏对于互联网流量带宽成长的影响。Cisco的Visual NetworkingIndex（VNI）Forecast（2014年6月）预估了以下的市场趋势：

・到2018年时，Netflix、YouTube、Pandora和Spotify等云应用与服务将占移动数据总流量的九成。

・2018年的全球网络流量将比201 3年大上三倍，相当于每个月33BDVDs，或每小时46M DVDs的流量。

・到2018年时，消费在线游戏的流量将比2013年大上四倍。基于云的应用带动数据中心的网络统合

如果要稳定播放Netflix的视频或Spotify的高质量音频串流，服务供应商就必须构建数据中心的硬件来支持三个主要的网络，如图2所示。

LAN/WAN网络通常是包含1Gb、10Gb和/或100Gb的以太网交换机连接数据中心LAN的网状交换结构，以及光传输网络（OpticalTransport Networking）与WAN的互连。这些网络是将数据中心的内容传到云，最终传给用户。

运算网络包含许多以电缆互连的服务器和交换机“刀片（blade）”、PCB背板或光链路。这些互连合并使用了1Gb、10Gb的以太网、PCIe，在某些情况则是InfiniB and。运算网络中的网络接口不但必须支持高速率的数据，还必须支持非常低的延迟，这点对于串流视频和音频服务的质量至关重要。

存储网络主要是采用光纤信道、Gb或10Gb以太网交换器，以及利用PCIe来直接链接的存储子系统。这些网络所存储的内容量相当大，所以需要应付高速传输的协议。

为了满足内容提供商对于互联网带宽迅速扩展的需求，数据中心的运算和存储网络必须变得较为扁平，并加强横向互连。这种较为扁平的架构就是所谓的“综合式数据中心”，数据中心内的服务器对服务器以及服务器对存储通信都必须靠它来改善，并且会直接影响到延迟与串流服务的质量。除了具有延迟效能上的优点，综合式数据中心的架构也有很高的扩展性，能从事运算服务器和存储硬件资源的软件虚拟化，以支持服务带宽瞬息万变的需求。有些厂商把这个架构称为软件定义网络（SDN）。传统的时钟树设计对综合式数据中心来说太过复杂

数据中心的运算和存储网络与高速的以太网、光纤信道以及嵌入式可插式高密度板卡的横向互连PCIe链路，对系统工程师产生了新的要求，尤其是时钟树的设计人员。设计人员必须找到时钟树的解决方案，同时支持高带宽网络协议日益提高的功能密度与广度，并缩减PCB的尺寸、功耗与成本。

我们以传统的时钟树设计法来考虑数据中心交换器板卡，如图3所示。无论这个板卡是用多个IC安装在PCB上，还是以系统单芯片（SoC）解决方案为主，运算交换器板卡的主要功能都是支持LAN、运算服务器板卡和存储装置之间的同步、高带宽、低延迟通信。数据中心交换器板卡的作用是支持把高速的LAN与多协议的存储流量整并到扩充性很高的网络中。不过，用来支持数据中心交换器板卡的传统时钟树很复杂（见图3），需要8个时钟树的组件：

・三个晶体振荡器（XO）

・三个缓冲器IC

・两个时钟发生器IC

多线道SerDes与PHY参考频率

时钟树很复杂的主要原因在于，高速通信链路基本上是依赖每种网络接口的多线道、高速的串行器/解串器（SerDes）和物理层装置（PHY）来工作。SerDes芯片和PHY是数据中心交换器板卡至关重要的基本组件。依照网络类型（LAN/WAN、运算、存储）、协议（GbE、10GbE、光纤信道、PcIe）以及传输媒介（光纤线缆、铜线或PCB背板），每个高速的SerDes或PHY装置都需要低抖动参考频率，而且有很多的运转频率并不相同。由于协议和实体媒介的标准不同，这些参考频率鲜少是整数相关。例如161.1328125MHz的频率跟156.25MHz的频率就是小数相关（66/64）。这种小数关系使得低抖动SerDes频率很难同步产生，因为必须用到小数分频器。比起只有整数的PLL时钟发生器所使用的整数分频器，传统的时钟发生器所使用的小数分频器产生的抖动要大得多，使设计人员不得不采用比较昂贵与专用的晶体振荡器来生成每一个独特的频率。

CPU、存储器与系统时钟

有些IC对于抖动的要求会非常严格（像SerDes和PHY），有些切换器板卡功能的要求则比较宽松（IOOMHz的PCIe、75到150M Hz的可变式CPU，以及166.66MHz的DDR-333存储器时钟）。不过，由于传统解决方案的灵活性和集成度有限，时钟树的设计人员不得不使用多个时钟发生器、晶体振荡器（XO）和缓冲器来完成时钟树。

因此，为了满足数据中心交换器板卡在提高网络接端口密度与带宽上有增无减的需求，时钟树的设计人员所需要的时钟发生器应该具有以下特性：

・多个低相位抖动SerDes和PHY参考时钟完全符合网络（1/IO/IOOG的以太网）、存储（光纤信道、PCIe）和运算（PCIe、Infiniband）的主流标准对于抖动性能所要求的严格规格。一般来说，抖动的规格从IpsRMS左右到低于300fs RMS（12kHz～20MHz）不等。

・频率灵活性，一方面同步产生范围广泛的整数和小数相关时钟频率，同时固守网络、运算和存储以及频率抖动的严谨规格。在运转中改变频率而不影响其他输出的能力也大有用处，这能让以速度来分级的CPU满足不同的产品成本与市场需求。

・最高度的集成，可以大幅缩减PCB的面积、成本和组件数量，并尽量提高系统的端口密度与每位成本。为综合式数据中心设计时钟树的新做法

相对于传统的时钟发生器，像Silicon Labs的Si5341/40时钟家族就充分运用了小数与整数频率合成的灵活性，集成度也比较高。这种架构性的做法提供了高效、省钱、单芯片的解决方案，将所有计时功能整合到单一的IC中，又不用牺牲抖动的性能。Si5341时钟之所以能对任何的输出同步产生达800MHz的整数或小数频率，而且一般的抖动都小于150fs，关键就在于Silicon Labs独有的MultiSynth小数分频技术。

如图4所示，Si5341时钟是用单一的低功耗压控振荡器来驱动5个独立的MultiSynth小数分频器，并通过非阻塞的交点式交换器连接到有10路频率输出的数组上。在这个架构的第一阶段，MultiSynth高速小数-N分频器会在两个最近的整数分频器数值之间无缝切换，以产生精确的时钟频率，频率合成误差则是0。为了消除这个过程所产生的相位误差，MultiSynth会计算小数-N分频器所产生的频率以及所要的产出频率之间的相对相位差，并动态调整相位，以符合理想的频率波形。这种新颖的做法可以产生出从1kHz到800MHz的任何频率，而且误差为0。在整数模式中，结果是相位抖动效能优于100fs RMS，在合成模式中则是不到150fs，所以小数与整数相关频率都能同步产生。更多详情，可浏览相关资料Innovative DSPLLand MultiSynth Clock ArchitectureEnables High-Density 10/40/100GLine Card Designs。

频率灵活使数据中心交换机刀片的时钟树设计改头换面

利用具频率灵活性、超低抖动、10路输出的Si5341时钟发生器，开发人员就能把数据中心交换机刀片的时钟树从8个组件缩减到只剩下1个高效能时钟（见图5）。

总结

基于云的串流服务导致了更高数据速率的需求。为了适应这些要求，高速网络和数据中心设备必须具备频率灵活性的时钟发生器IC来支持更快的数据速率。高效能、具频率弹性的Si5341/40时钟发生器能产生任何频率，并达到绝佳的抖动性能（在整数模式中不到100fs RMS，在小数合成模式中不到150fs RMS）。数据中心时钟树的设计人员在为综合式数据中心建造高弹性、高带宽的互联网基础设施设备时，可充分运用这些新的频率产品和Silicon Labs的ClockBuilderPro软件，以便把所需要的计时组件材料列表和复杂度降到最低。