多路SDI信号单波长无损光传输
开篇：润墨网以专业的文秘视角，为您筛选了一篇多路SDI信号单波长无损光传输范文，如需获取更多写作素材，在线客服老师一对一协助。欢迎您的阅读与分享！
摘要：针对目前市场上越来越多针对SDI信号的应用需求，提出了多路sdi电信号单波长光纤传输的实现方案，就方案中出现的由
>> DSP系统实现多路测量信号的扩频传输 基于FPGA的3G/HD/SD―SDI信号光纤传输系统的设计 差分放大电路单端输入信号的射极耦合传输及等效变换 基于相位调制器的光载OFDM信号产生和传输系统 射频光传输对合成孔径雷达信号处理的影响分析 风、光、市电互补供电系统中现场信号检测与传输的研究 多路同步串口的FPGA传输实现 迎接光传输时代 酶标仪双波长与单波长比色测定HBsAg的比较 宽带模拟射频信号超长距离无中继光传输系统的研究与实现 单端耦合QD?SOA波长转换特性研究 多波长光控相控阵天线系统的研究 “用双缝干涉测光的波长”实验探究 基于异构网络的AOMDV协议并发多路传输研究 基于单片机的多路低速数据串行传输 浅谈光传输网络 光传输市场值得期待 TD、光传输是重点 基于单片机的多路信号采集系统设计 基于FPGA的多路光栅信号并行采集方法 常见问题解答 当前所在位置：
DOI：10.3969/j.issn.1005-5517.2015.2.016
谢艳（1978-），女，工程师，研究方向：光通信与技术研究。
引言
串行数字接口（Serial DigitalInterface，简写为SDI）是针对演播室环境提出的用单根电缆来传输数字视音频信号的方式。在SMTPE-259M标准中，定义了A、B、C、D四种SDI信号接口，其中C类在实际应用中最为广泛，其定义的SDI信号速率是270Mbps，足够满足标清视频的传输要求，其传输距离最长可达350米。目前SDI接口是演播室数字电视节目制作系统中应用最广泛的接口，主要用在非线性编辑系统、视频服务器、虚拟演播室以及数字切换距阵和数字光端机等领域。 近年来，随着计算机、数字网络和电视技术的飞速发展，我国广播电视事业日新月异、迅猛发展，大众对于高质量电视图像的需求不断提高。数字电视、数字广播也形成了相当的规模。数字摄录、数字特技、非线性编辑系统、虚拟演播室、数字转播车以及各种数字播放设备越来越多地被中央电视台及各省市级电视台采用。
与此同时，随着监控厂家的推广以及用户对监控图像视频清晰度要求的提高，高清视频监控以其实时高清、图像未压缩以及信号传输距离远等方面的优势，在当前对图像清晰度与实时性要求比较高的场合，如城市交通监控、大型标志场馆、银行、机场等方面得到越来越广泛的应用。相比于模拟的视频监控，高清视频以无压缩的基带数字视频信号在同轴电缆上高速传输，图像具有高清晰度、高分辨率、更丰富的色彩等优点，画质更加接近自然本色：加上前端摄像机采用高端CCD成像芯片，全天24小时都能完美呈现出高清晰、实时的视频画面。
1 多路SDI信号电复接光传输的必要性
高清视频系统以及高清监控市场发展，带动了高清视频传输的发展。高清视频信号传输介质主要有两种：电缆和光缆。由于电缆本身的特性导致其传输距离有限，无法满足越来越多的远距离高清信号的传输；与电缆传输相比，光纤的低传输损耗使远距离传输中继之间距离大为增加。除此以外，光缆还具有不辐射能量、不导电、没有电感、不怕雷击、抗腐蚀、保密性好、通信可靠性高、运行维护成本低等特点，且光缆不存在串扰以及光信号相互干扰。随着光纤通信技术的发展，光纤局域网已深入到军事、工业实时控制、办公自动化以及大众生活等应用领域，为人们提供了现代数据通信的先进手段。与光纤媒介的结合可以扩展高清视频的应用领域。
目前市场上传输SDI信号的光传输设备都是一个波长的光信号传输一路SDI信号，其光纤信道容量的利用率比较低，而且当需要传输多路SDI信号时需要用到多芯光纤或者采用波分复用器。是现在城市的光缆布线基本上已经固定，这样当需要传输的信号路数比较多时，就会由于光纤数量的限制而无法实现。
本文提出的多路SDI信号的单波长光纤传输方式为：把多路（最大可达8路）270 Mbps的SDI信号采用电复接的方式复用成一路高速信号，然后通过一根光纤进行传输。极大地降低了系统成本、提高了光纤通道带宽的利用率。用它取代现有的SDI信号电缆传输以及使用一个波长光信号传输一路SDI信号的传输方式。从而成功地解决了通过电缆传输时受距离限制以及光纤传输时受光纤数量限制的问题。
2 多路SDI信号电复接实现原理、技术难点及解决方案
2.1 多路SDI信号电复接的实现原理
由图1所示，原始SDI信号每路经过均衡、时钟提取，恢复出270MHz的时钟和数据，然后经过信号解码把1路270MHz串行信号转换成10路27MHz的低速并行信号和1路与之同步的27MHz时钟；两路SDI信号通过时钟恢复电路出来的时钟之间并不同步，为了实现这些信号的电复接，需要对这些信号进行码速调整、同步处理；将这些并行信号在FPGA内部经过码速变换把N×10路的异步信号转换成同步信号，同步后的数据再通过FPGA进行复接、编码，形成1路高速串行信号；该信号经过电/光转换后变成1310nm/1550nm波长的光信号，最后通过一根光纤传输到接收端。
接收端先对收到的光信号进行光/电转换，把光信号转换成电信号，然后输入到FPGA，通过FPGA对该高速串行信号进行解码、时钟恢复、解复用恢复出N×10路同步并行信号，然后经过FPGA进行码速变换后恢复出N×10路异步并行信号：最后经并/串转换，SDI编码、整形恢复出N路原始的SDI信号输出。
2.2 多路SDI信号电复接的技术难点
在上述的原理图中，SDI信号的编解码、时钟提取、多路同步并行信号的FPGA复用、光/电转换、电/光转换等都是比较成熟的技术，实现起来基本没有难度。主要的技术难点是多路异步数据的码速调整、同步处理及数据还原。
以太网或者其他异步数据，在两帧之间会有空闲，在对这种类型的信号进行码速调整时我们可以通过控制、调整空闲数据的持续时间，实现对多路异步数据的码速调整、同步处理。SDI信号数据格式见SDI码速调整信号波形图（图3）中的DATA1，其数据为一帧紧接着一帧连续发送，并没有空隙，其每位数据都是有用的，这就造成如果我们对SDI的数据长度进行增加或者减少势必会破坏其帧结构，从而引起SDI信号传输出现误码。
2.3 多路SDI信号异步数据码速调整、同步处理及数据还原的实现
为了实现多路异步数据的码速调整、同步处理及数据还原，最开始拟采用简单的FIFO缓存方式进行，其具体实现框图如图2。
图2所示，左边为发送端的数据码速调整过程，SDI_27m_1、SDI_27m_N分别为每个SDI信号的FIFO的写时钟，TSDIDATA_27M为10位并行27MHz数据，Rdclk_30m为可编程产生的30M读时钟，TSDIDATA数据同与之相应的SDI_27m_N时钟同步，各个FIFO的写时钟不同步的，但是读时钟是同一个，这样就过经过FIFO后所有的数据都与Rdclk_30m同步，从而实现了多路异步数据的码速调整、同步处理。由于FIFO的读时钟与写时钟不一致，为了保证FIFO不被读空，需要对TFIFO的读写进行如下控制：数据写使能恒为“1”，读使能根据TFIFO内部的数据深度来决定，当检测到TFIFO的Aampty为“l”时，此时控制TFIFO的读使能关闭并保持一段时间，以确保TFIFO不被读空，在TFIFO的读使能被禁止时TFIFO的输出保持，同时DATA_valid标志置“O”。通过上述控制，所有的N×10路并行信号都与Rdclk 30m读时钟同步，此时就可以通过FPGA多路复用成一路高速串行数据通过光纤传输到接收端。
接收端RFIFO的功能是从经过码速调整到30M的数据中还原出27M的数据。其主要实现流程为：采用与发端读时钟同步的时钟为RFIFO的写时钟Wrclk，读时钟采用本地分出来的符合后端SDI编码要求的27MHz的时钟Rclk_ 27m，由发端传输过来的DATAvalid来控制RFIFO的写使能，从而保证写入RFIFO的数据都是有效数据.RFIFO的读使能持续为“l”以保证数据的连续性。整个码速调整和恢复的信号波形如图3所示（DATA1为发端输入的原始数据，DATA2为码速调整后的同步数据，DATA3为恢复出来的数据。
采用这种方法实现起来比较简单，但是在实际测试时发现：由于SDI_27M_n这个时钟与Rdclk 30M不同步，从而造成收端进入到RFIFO的数据与RFIFO的读时钟Rclk 27M不同步，即RFIFO的读时钟与写时钟不是同步的，最后必能会造成RFIFO的“写满”或者“读空”，引起SDI信号的误码。
为了解决这个问题，考虑到Rclk 27M与发端的Wrck_27M_N这两个时钟虽然是异步的，但是其具体的频僮偏差大约在10PPM左右，将整个系统的码速调整、数据还原修改成如图4方案。
如图4所示，发送端的码速调整、同步处理方法不变，修改接收端的数据还原部分：原方案中多个RFIFO的读时钟是由可编程分出来的同一个27MHz的时钟，更改后的方案中每个RFIFO的都由FPGA内口BPLL分出，该时钟频率可以通过FPGA控制在小范围内动态地变化，具体变化形式由RFIFO的A full、A_empty的状态来进行控制：A full、A_empty分别为RFIFO的快满或快空标志，在系统启动时，Rclk_ 27M_N设置成一个初始僮27MHz，随着设备工作时间的增加，由于读、写时钟的不同步，就会造成RFIFO的快满会快空，从而引起A_full（快满）、A_empty（快空）标志置位。当FPGA监测到A_full时，从而判断当前FIFO的读时钟比写时钟要慢，FIFO将空，此时通过FPGA控制内部PLL，提高其输出的Rck_27m_N时钟的频率；当FPGA
监测到A_empty时，从而判断当前FIFO的读时钟比写时钟要快，FIFO将满，此时通过FPGA控制内部PLL，降低其输出的Rck 27m N时钟的频率。通过控制RFIFO永远不会“写满”或者“读空”状态，确保SDI信号持续有效输出且不出现误码。
3 结论
通过FIFO的“快满”和“快空”标志控制来控制FPGA内部锁相环（PLL）的频率输幽，从而使系统接收端RFIFO的读时钟随FIFO数据深度的变化而实时改变，确保RFIFO不会出现“写满”或“读空”的状态，解决了原来系统中由于FIFO的问题造成SDI信号误码的现象，完成了多路SDI信号的无损光纤传输。
目前通过本方案设计的多路SDI单波长光传输设备已完成研制，提供给广电系统多家单位使用，反应效果良好。