天地大冲撞 两大CPU微架构的对抗

开篇：润墨网以专业的文秘视角，为您筛选了一篇天地大冲撞 两大CPU微架构的对抗范文，如需获取更多写作素材，在线客服老师一对一协助。欢迎您的阅读与分享！

之前我们介绍过AMD的融合之路APU，在家用级通用处理器体系中，两大不同微架构分别来自于AMD与Intel。在处理器发展遇到了瓶颈之后。可以知道两大芯巨头都不约而同地把GPU集成到cpu里面。虽然AMD收购ATI后便拥有着先天上的优势，不过财大气粗的Intel还是抢先一步地推出了业界首款整合GPU的通用处理器。

在之前的分析当中，我们深入地探讨了内置GPU的优势，不过Intel首款微架构只是简单地把显示核心封装到处理器基片上，并非真正地融合到处理器内核当中。然而，面对AMD来势汹汹的融聚体系，Intel也使出了浑身解数，研发出了下一代架构Sandy Bridge：下简称SNB。

因此，SNB和APU的撞击随即开始，下面我们一同分析两大体系的细节以及过中的秘密。

Intel环路互补Sandy Bridge再接再厉

与之前Core i3／i5系列不同的是，SNB不单单是简单的封装，而是片上的组合。在通信方面，采用片上的共享3级缓存。并且GPU还采用最新的32nm工艺，SNB是Intel在2011年的主流处理器架构的更新，它并非取代当下高端的Gulftown 6核i7处理器的王者地位。其实，从设计上看，SNB更像是现在的i3／i5／i7的升级版而已，并非一个重新变革的架构。

SNB的GPU会拥有6或者12个EL(执行单元)组成。同时，设计显示性能将会是现在Clarkdale／Arrandale核心的两倍左右。并且，处理器也将会新增了高级向量指令，该指令用于优化对密集型数据操作。这些向量指令类似于Bulldozer的向量指令。

在处理器体系上，SNB不但采用了最新的CPU+GPU双Turbo加速功能，让用户不只是体验到CPU加速更领略到显示核心加速带来的3D性能提升。在高速缓存体系上，处理器依然保持着32KB一级指令缓存加32KB一级数据缓存(采用分开的一级缓存有利于指令的并行抽行例如在读取指令的时候同时读取数据)，SNB也新增了一个指令缓存，用于存储编译后的指令，当命中率很高的时候性能将会相对于前架构有大幅提升。

从规格表可以看到，Core i7 2600拥有8MB的3级缓存，而2500、2400等只拥有6MB3级缓存。2100等处理器3级缓存的容量则降至3MB。要注意的是，这次3级缓存不单只处理器用来共享数据，更可以提供显示核心和CPU之间的片上通信。这样的架构改动，无疑提高了内置显示核心的效能，并且对节能方面也有一定的贡献。数据表明，SNB的3级缓存延时为26个时钟周期，低于Lynnfield的35个周期。

SNB是首款基于“VisiblySmart”微架构的处理器，同时处理器也由第二代high-k栅极晶体管组成。在内总线技术上，SNB处理器、图形核心，IO、DMI控制等都可以通过创新的环形总线直接访问到3级缓存。同时，三级缓存分为多个区域，访问控制采用了就近原则。和部件直接连接的L3具备较高的速度以及低延时，而与之物理连接较远的部分则访问速度会有所减少。

AMD之APU融聚策略

相对于Intel的SNB处理器，AMD的APU的融合程度更高，在实质上说，CPU和GPU的区别就是标量机与向量机的区别。当然，AMD收购了ATI后，巧妙地把标量单元深度和可编程向量单元融合。

简单地说，标量单元和向量单元就是单指令单数据流模式，而且向量单元可以理解为单指令多数据流模式(当今GPU核心的最基本单元可以理解为SIMD机，不过这些基本单元通过高层的组织后，可以理解为MIMD模式，也可以理解为SPMD或者STMD模式。)

从APU的架构可以看出，CPU和GPU也是片上的连接，关键的总线技术是通过HT3.0来进行两个核心的通信。这与SNB的环形总线不同，CPU总线首先是内存控制器，再通过HT3.0连接SIMD单元。在特性上APU同样支持DX11的指令集。

两大体系对比分析

从上面的分析可以了解到，SNB和APU同样是基于片上的设计，即CPU和GPU设计在同芯片上，并非简单的封装整合。在体系上分析，两者最大的不同就是CPU与GPU的连接方式不同。

在一般的系统结构上，两大核心的通信首先是在CPU内总线通过变转换成PCI-E总线后通过内存显存等再到GPU核心当中。但是采用了片上设计后，CPU与GPU的通信可以直接经过内总线以及共享高速缓存实现。这无疑是提升了两者协助运算的效能，当然，这也提升了电能的利用率。

在定位当中，笔者发现当下的SNB以及APU系列都为了高效实现异构能力而设计的一种微架构，所以我们将会看到定位在主流，入门级以及移动设备上的具体型号。

从设计理念上看，笔者认为SNB之所以能大幅提升显示性能在于内嵌的GPU频率有了大幅提升，这些都归功于Intel出色的32nm高K晶体管技术。该技术可以把显示核心频率提升后TDP依然保持较低的状态。

APU方面，笔者则认为该体系才是深入的融合这不单单表现在Fusion的理念上，更多体验在它对处理单元的划分。APU的特点并非是具体的CPU以及GPU之分，而是可编程标量单元以及可编程向量单元。这样表明了APU当中可编程sIMD单元更多的是具备通用运算的能力，同时由于OpenCL以及Direct Compute等编程技术的支撑。在应用领域上说，APU将具备更好的前景。

融合CPU如何发展是好?

在GPU和CPU结合的发展道路上，可以了解到Intel曾经“意气用事”地要“毁灭”GPU，不过在光线追踪效能在没有大幅提高的前提下，加上Intel Larrabee独立显卡计划的失败也造就了Intel要往内置显卡发展的道路。SNB虽然采用了环形总线，不过CPU和GPU还是独立分工，在异构运算方面还有一定的缺乏。

对比Fusion，APU不单是拥有3D渲染能力，而可以支持ATIstream等通用技术，并且高效地提升处理器的应用效能，同时可以让处理器拥有更加广泛的运行模型，这包括了在并行运算以及云方面的应用。

未来预览

入门级显卡在性能强劲的整合芯片当中，已经无力招架。另外，我们可以看到如果整合的GPU具备较好的编程能力的话这样也会大大加强CPU在处理器诸如视频，音频，图形图像等密集型数据的应用。在Intel的处理器上，我们也看到了SSE以及AVX等向量指令来加快CPU的处理速度。

在Cypress上可以AMD直沿用了良久的5D向量机(4D普通运算加1D的超越函数功能)，但是效能上远远不及NVIDIA显卡上1D单元。然而1D单元也存在着峰值性能低下的弊端。因此在CPU上实现SIMD指令要很好地把握向量的宽度，宽度的性能不高，宽度太大也会缺乏灵活性。

在未来的体系当中，笔者推测CPU将会拥有结合标量流水线的灵活性以及向量单元的峰值性能。因此未来的处理器模型极有可能在SIMD单元中的基本单元“巨型化为一个独立流水线的x86单元。虽然Larbee夭折，不过它的思想也将会影响到在未来处理器架构的变化。