集成电路的工艺设计
开篇：润墨网以专业的文秘视角，为您筛选了八篇集成电路的工艺设计范文，如需获取更多写作素材，在线客服老师一对一协助。欢迎您的阅读与分享！
集成电路的工艺设计范文第1篇
1微电子产业人才职业岗位需求分析微电子产业是由设计、芯片制造、封装、测试、材料和设备等构成的产业链。
1微电子产业的复杂性也带来了其人才需求的多样性，而适合高职层次人才的岗位主要集中在制造业以及设计业中的版图设计方面，适应的岗位群主要有IC助理版图工程师、硬件助理工程师、集成电路制造工艺员和集成电路封装与测试工艺员等。
2典型工作任务分析
微电子产业是集设计、制造和封装与测试于一体的产业群，从而形成了以设计为主的设计公司，以生产制造为主的芯片制造公司和以芯片封装测试为主的封装测试公司。经过对各微电子企业相关岗位的工作过程和工作任务情况的调研，总结出微电子企业对微电子技术专业人才需求主要在集成电路制造、集成电路版图提取和集成电路芯片测试与封装等岗位群。依据高职学生的特点，我院的微电子技术专业人才主要满足集成电路制造企业和集成电路测试和封装企业的需求。
微电子技术专业岗位群及典型工作任务间、淀积车间和口刻蚀车间和金属化车间。对应的岗位分为光刻工、氧化扩散工、离子注入工、淀积工、刻蚀工和金属化工。岗位对应的主要工作任务为把掩膜板上的图形转移到硅片上、在硅片上生长薄膜层、对硅片进行掺杂以及对硅片进行金属化工艺。通过组织召开企业专家研讨会，按照工作任务的典型性，对工作任务进行进一步的分析、筛选，总结出典型工作任务。
集成电路测试封装企业主要工作岗位有集成电路划片组装、封装成型和芯片测试等。岗位对应的主要的工作任务为减薄工艺、划片工艺、分片工艺、装片工艺、引线键合工艺、封装成型工艺和测试工艺。微电子技术专业岗位群及典型工作任务如图1所示。
3行动领域归纳
按照职业岗位需求和工作内容相关性等原则对典型工作任务进行合并，形成相应岗位的行动领域。表1以集成电路制造工艺员岗位为例，归纳其行动领域归纳。
4专业学习领域课程体系设置
本专业的学习领域分为四个模块：公共通识平台+综合素质平台、专业基础模块、核心岗位模块和岗位拓展模块。公共通识平台+综合素质平台主要培养学生的综合职业能力，例如学生的职业规划教育，学生的职业道德的培养，以及学生心理素质的提高等;专业基础模块主要培养具有学生专业基础知识的能力，掌握基本的电学原理，微电子学基本原理。核心岗位模块主要培养学生主要工作岗位的能力，主要有集成电路制造工艺相关课程和集成电路芯片测试与封装工艺相关课程。拓展学习领域课程是结合拓展职业活动、拓展工作岗位的需要而配置的课程，包括横向拓展学习领域课程和纵向拓展学习领域课程，以适应部分毕业生工作一段时间后转换到质量检验、设计与营销岗位的需要。
5专业学习领域课程考核
课程考核采取与职业资格考试相结合的模式，学生在理论课程学习完成以后，立即进行职业资格认证。学生可以考取集成电路芯片制造工、集成电路封装工艺员等职业资格证书。学习领域课程考核评价包括结果性评价和过程性评价两个方面。结果性评价主要考核完成任务的质量和掌握的专业知识与技能，可采用理论考试和工作成果评价相结合的形式。过程性评价主要考核团队合作能力、方法能力、社会能力和安全环保等方面，可采用观察、专业答辩等方式。
[参考文献]
[1]李军.工作过程系统化课程体系设计研究.以十堰职业技术学院为例[J].十堰职业技术学院学报，2009,22⑹:1-5.
[2]陈莉.基于工作过程系统化的高职课程开发模式探究[J].职业教育研究，2010,7:138-139.
[3]李淑萍.微电子技术专业服务地方经济培养高技能人才的探索[J].职业技术教育，2010,11:13-16.
[4]许先锋.基于工作过程系统化的高职课程开发[J].中国科教创新导刊2010,13：127.
集成电路的工艺设计范文第2篇
关键词：集成电路工艺 教学探索
中图分类号：G642.4 文献标识码：A 文章编号：1002-7661（2015）09-0001.01
随着经济和信息技术的发展，信息技术已经渗透到了国民经济的各个领域。信息技术的基础是微电子技术，集成电路作为微电子技术的核心，是整个信息产业和信息社会最根本的技术基础，也是一个国家参与国际化政治、经济竞争的战略产业。同时我国集成电路发展水平离欧美日等发达国家有很大的差距，尤其是在自主知识产权的集成电路产品方面。要扭转这一局面，高素质的专业技术人才是关键，要改变这种状况，应从本科教育做起。《集成电路工艺》是微电子学专业重要的必修专业课，授课教师必须在充分熟悉半导体物理和半导体集成电路等课程的基础上，结合教学实际中存在的问题，优化整合教学内容，丰富教学手段，探索教学改革措施，培养学生的学习兴趣，提高《集成电路工艺》课程的教学质量。
一、教学内容
微电子科技是高速发展的产业推动型学科，微电子产品制造技术更是日新月异，随着工艺技术的不断发展，《集成电路工艺》课程的教学内容需要不断更新。微电子专业前期开设了半导体物理、半导体器件物理、电路分析基础、数字逻辑电路等电路课程，因而在《集成电路工艺》课程内容设置时将着重培养学生的制造工艺能力，减少器件设计和原理内容的比重，着重讲解制造工艺的内容。
根据教学大纲，《集成电路工艺》课程的教学内容可分五个部分：第一部分介绍硅衬底，主要单晶硅锭的拉制及硅片的制造工艺及相关理论；第二部分氧化与掺杂，介绍热氧化生长二氧化硅工艺，以及通过热扩散和离子注入与退火相结合的在硅片特定区域的定量掺杂工艺；第三部分薄膜制备，介绍化学气相淀积和物理气相淀积两类薄膜制备方法及工艺流程；第四部分介绍光刻工艺，现代光刻技术和刻蚀工艺；第五部分介绍工艺集成与封装测试工艺。课程共设置48学时，选用王蔚等人主编，电子工业出版社出版《集成电路制造技术――工艺与原理》（修订版）一书作为教学教材。在授课过程中，根据重庆邮电大学微电子专业实际情况酌情删减及增加相关知识，重点培养学生对硅芯片制造基本单项工艺的实际动手能力，激发学生对集成电路工艺的兴趣。
二、教学方法和教学手段
《集成电路工艺》这门课程本身强调实验基础，需要结合实验设备，而实验流程不够直观，一味采取灌输式教学，学生势必感到枯燥，甚至厌烦。长期以往，学习积极性必然受挫，学习效果自然大打折扣。采用有效的教学方法并结合先进的教学手段，不仅有利于培养学生获取知识的能动性，而且有利于培养学生独立发现问题、分析问题以及解决问题的能力，实现以教为中心到以学为中心的转变，突出学生在学习过程中的主动性，从而取得好的教学成果。基于《集成电路工艺》课程的特点，在教学手段上以多媒体教学为主，传统黑板板书为辅，同时在课堂上以动画、视频的形式展现半导体集成基本单项工艺和器件工艺制作过程，从而达到提高课堂教学质量的目的。
三、考核方式的改革
集成电路的工艺设计范文第3篇
【关键词】集成电路；设计方法；IP技术
基于CMOS工艺发展背景下，CMOS集成电路得到了广泛应用，即到目前为止，仍有95%集成电路融入了CMOS工艺技术，但基于64kb动态存储器的发展，集成电路微小化设计逐渐引起了人们关注。因而在此基础上，为了迎合集成电路时代的发展，应注重在当前集成电路设计过程中从微电路、芯片等角度入手，对集成电路进行改善与优化，且突出小型化设计优势。以下就是对集成电路设计与IP设计技术的详细阐述，望其能为当前集成电路设计领域的发展提供参考。
1当前集成电路设计方法
1.1全定制设计方法
集成电路，即通过光刻、扩散、氧化等作业方法，将半导体、电阻、电容、电感等元器件集中于一块小硅片，置入管壳内，应用于网络通信、计算机、电子技术等领域中。而在集成电路设计过程中，为了营造良好的电路设计空间，应注重强调对全定制设计方法的应用，即在集成电路实践设计环节开展过程中通过版图编辑工具，对半导体元器件图形、尺寸、连线、位置等各个设计环节进行把控，最终通过版图布局、布线等，达到元器件组合、优化目的。同时，在元器件电路参数优化过程中，为了满足小型化集成电路应用需求，应遵从“自由格式”版图设计原则，且以紧凑的设计方法，对每个元器件所连导线进行布局，就此将芯片尺寸控制到最小状态下。例如，随机逻辑网络在设计过程中，为了提高网络运行速度，即采取全定制集成电路设计方法，满足了网络平台运行需求。但由于全定制设计方法在实施过程中，设计周期较长，为此，应注重对其的合理化应用。
1.2半定制设计方法
半定制设计方法在应用过程中需借助原有的单元电路，同时注重在集成电路优化过程中，从单元库内选取适宜的电压或压焊块，以自动化方式对集成电路进行布局、布线，且获取掩膜版图。例如，专用集成电路ASIC在设计过程中为了减少成本投入量，即采用了半定制设计方法，同时注重在半定制设计方式应用过程中融入门阵列设计理念，即将若干个器件进行排序，且排列为门阵列形式，继而通过导线连接形式形成统一的电路单元，并保障各单元间的一致性。而在半定制集成电路设计过程中，亦可采取标准单元设计方式，即要求相关技术人员在集成电路设计过程中应运用版图编辑工具对集成电路进行操控，同时结合电路单元版图，连接、布局集成电路运作环境，达到布通率100%的集成电路设计状态。从以上的分析中即可看出，在小型化集成电路设计过程中，强调对半定制设计方法的应用，有助于缩短设计周期，为此，应提高对其的重视程度。
1.3基于IP的设计方法
基于0.35μmCMOS工艺的推动下，传统的集成电路设计方式已经无法满足计算机、网络通讯等领域集成电路应用需求，因而在此基础上，为了推动各领域产业的进一步发展，应注重融入IP设计方法，即在集成电路设计过程中将“设计复用与软硬件协同”作为导向，开发单一模块，并集成、复用IP，就此将集成电路工作量控制到原有1/10，而工作效益提升10倍。但基于IP视角下，在集成电路设计过程中，要求相关工作人员应注重通过专业IP公司、Foundry积累、EDA厂商等路径获取IP核，且基于IP核支撑资源获取的基础上，完善检索系统、开发库管理系统、IP核库等，最终对1700多个IP核资源进行系统化整理，并通过VSIA标准评估方式，对IP核集成电路运行环境的安全性、动态性进行质量检测、评估，规避集成电路故障问题的凸显，且达到最佳的集成电路设计状态。另外，在IP集成电路设计过程中，亦应注重增设HDL代码等检测功能，从而满足集成电路设计要求，达到最佳的设计状态，且更好的应用于计算机、网络通讯等领域中。
2集成电路设计中IP设计技术分析
基于IP的设计技术，主要分为软核、硬核、固核三种设计方式，同时在IP系统规划过程中，需完善32位处理器，同时融入微处理器、DSP等，继而应用于Internet、USB接口、微处理器核、UART等运作环境下。而IP设计技术在应用过程中对测试平台支撑条件提出了更高的要求，因而在IP设计环节开展过程中，应注重选用适宜的接口，寄存I/O，且以独立性IP模块设计方式，对芯片布局布线进行操控，简化集成电路整体设计过程。此外，在IP设计技术应用过程中，必须突出全面性特点，即从特性概述、框图、工作描述、版图信息、软模型/HDL模型等角度入手，推进IP文件化，最终实现对集成电路设计信息的全方位反馈。另外，就当前的现状来看，IP设计技术涵盖了ASIC测试、系统仿真、ASIC模拟、IP继承等设计环节，且制定了IP战略，因而有助于减少IP集成电路开发风险，为此，在当前集成电路设计工作开展过程中应融入IP设计技术，并建构AMBA总线等，打造良好的集成电路运行环境，强化整体电路集成度，达到最佳的电路布局、规划状态。
3结论
综上可知，集成电路被广泛应用于计算机等产业发展领域，推进了社会的进步。为此，为了降低集成电路设计风险，减少开发经费，缩短开发时间，要求相关技术人员在集成电路设计工作开展过程中应注重强调对基于IP的设计方法、半定制设计方法、全定制设计方法等的应用，同时注重引入IP设计技术理念，完善ASIC模拟、系统测试等集成电路设计功能，最终就此规避电路开发中故障问题的凸显，达到最佳的集成电路开发、设计状态。
参考文献
[1]肖春花.集成电路设计方法及IP重用设计技术研究[J].电子技术与软件工程,2014,12(06):190-191.
[2]李群，樊丽春.基于IP技术的模拟集成电路设计研究[J].科技创新导报,2013,12(08):56-57.
集成电路的工艺设计范文第4篇
集成电路(IC)产业是战略性、基础性和产业之间关联度很高的产业。它是电子信息产业和现代工业的基础,也是改造提升传统产业的核心技术,已成为衡量一个国家经济和信息产业发展水平的重要标志之一,是各国抢占经济科技制高点、提升综合国力的重点领域。
集成电路产业是典型的知识密集型、技术密集型、资本密集和人才密集型的高科技产业,它不仅要求有很强的经济实力,还要求具有很深的文化底蕴。集成电路产业由集成电路设计、掩模、集成电路制造、封装、测试、支撑等环节组成。随着集成电路技术的提升、市场规模的扩大以及资金投入的大幅提高,专业化分工的优点日益体现出来,集成电路产业从最初的一体化IDM,逐渐发展成既有IDM,又有无集成电路制造线的集成电路设计(Fabless)、集成电路代工制造(Foundry)、封装测试、设备与材料支撑等专业公司。
国家始终把集成电路作为信息产业发展的核心。2000年国家18号文件(《鼓励软件产业和集成电路产业发展的若干政策》)出台后,为我国集成电路产业的发展创造了良好的政策环境。2005年国家制定的《国家中长期科学和技术发展规划纲要 (2006-2020年)》安排了16个国家重大专项,其中两个涉及到集成电路行业,一个是“核心电子器件、高端通用集成电路及基础软件产品”,另外一个则是“集成电路成套工艺、重大设备与配套材料”,分列第一、二位。2008年国家出台的《电子信息产业调整与振兴规划》明确提出:加大鼓励集成电路产业发展政策实施力度,立足自主创新,突破关键技术,要加大投入,集中力量实施集成电路升级,着重建立自主可控的集成电路产业体系。
无锡是中国集成电路产业重镇,曾作为国家南方微电子工业基地,先后承担国家“六五”、“七五”和“九0八”工程。经过近20年的不断发展,无锡不仅积累了雄厚的集成电路产业基础,而且培育和引进了一批骨干企业,有力地推动了我国集成电路产业的发展。2000年,无锡成为国家科技部批准的7个国家集成电路设计产业化基地之一。2008年,无锡成为继上海之后第二个由国家发改委认定的国家微电子高新技术产业基地,进一步确立了无锡在中国集成电路产业中的优势地位,2009年8月7日,温总理访问无锡并确立无锡为中国物联网产业发展的核心城市,微电子工业作为物联网产业发展的基础电子支撑,又引来了新一轮的发展机遇。
发展集成电路产业是实现无锡新区产业结构调整、支撑经济可持续发展、引领经济腾飞、提升创新型城市地位、提高城市综合实力和竞争力的关键。无锡新区应当抓住从世界金融危机中回暖和建设“感知中国中心”的发展机遇,以优先发展集成电路设计业、重视和引进晶圆制造业、优化发展封测配套业、积极扶持支撑业为方向,加大对产业发展的引导和扶持,加快新区超大规模集成电路产业园的建设,加强高端人才的集聚和培育,实现无锡市委市政府提出的“把无锡打造成为中国真正的集成电路集聚区、世界集成电路的高地、打造‘中国IC设计第一区’和‘东方硅谷’品牌的愿景”,实现新区集成电路产业的跨越式发展。
2新区超大规模集成电路园
(2010年-2012年)行动计划
2.1 指导思想
全面贯彻落实科学发展观,坚持走新型工业化道路,紧跟信息产业发展的世界潮流,以积极扶持、引导现有存量企业为基础,以引进和孵化为手段,以重点项目为抓手,大力集聚高科技人才,加大政府推进力度,提高市场化运行程度,强攻设计业,壮大制造业,构建集成电路设计、制造、封装测试、系统应用、产业支撑于一体的完整IC产业链,建成“东方硅谷”。
2.2 发展目标
从2010年到2012年,无锡新区集成电路产业年均引进企业数15家以上,期内累计新增规范IC企业40家,期末产业链企业总数120家以上,产业规模年均增长25%以上,2012年目标400亿元,到2015年,全区集成电路产业规模达到800亿元,占全国比重达20%以上。年均引进和培养中、高级IC人才600名,期内累计新增2000名,期末专业技术高端人才存量达3000名。
2.3 主要任务
2.3.1 重点发展领域
按照“优先发展集成电路设计业,重点引进晶圆制造业,优化提升封装测试业,积极扶植支撑业”的基本思路,继续完善和落实产业政策,加强公共服务,提升自主创新能力,推进相关资源整合重组,促进产业链各环节的协调发展,形成无锡市集成电路产业最集中区域。
2.3.2 产业发展空间布局
集成电路产业是无锡新区区域优势产业,产业规模占据全市70%以上,按照“区域集中、产业集聚、发展集约”的原则,高标准规划和建设新区超大规模集成电路产业园,引导有实力的企业进入产业园区,由园区的骨干企业作龙头,带动和盘活区域产业,增强园区产业链上下游企业间的互动配合,不断补充、丰富、完善和加强产业链建设,形成具有竞争实力的产业集群,成为无锡新区集成电路产业发展的主体工程。
无锡新区超大规模集成电路产业园位于无锡新区,距离无锡硕放机场15公里,距无锡新区管委会约3公里。
超大规模集成电路产业园区总规划面积3平方公里,规划区域北起泰山路、西至锡仕路,东临312国道和沪宁高速公路,南至新二路。园区规划主体功能区包括制造业区设计孵化区、设计产业化总部经济区、设计产业化配套服务区等,占地共700亩,规划基础配套区包括建设园内干道网和开放式对外交通网络,同步配套与发展IC设计产业相关联的宽带网络中心、国际卫星中心、国际培训中心等,按照园内企业人群特点,规划高端生活商务区。
园区目前已有国内最大工艺最先进的集成电路制造企业海力士恒亿半导体,南侧有KEC等集成电路和元器件制造、封测企业。园区的目标是建成集科研教育区、企业技术产品贸易区、企业孵化区、规模企业独立研发区和生活服务区于一体的高标准、国际化的集成电路专业科技园区,作为承接以IC设计业为主体、封测、制造、系统方案及支撑业为配套的企业创新创业的主要载体。支持跨国企业全球研发中心、技术支持中心、产品系统方案及应用、上下游企业交流互动、规模企业独立研发配套设施、物流、仓储、产品营销网点、国际企业代表处等的建设,组建“类IDM”的一站式解决方案平台。
2.3.3 主要发展方向与任务
(1)集成电路设计业
集成电路设计是集成电路产业发展的龙头,是整个产业链中最具引领和带动作用的环节,处于集成电路价值链的顶端。国家对IC产业、特别是IC设计业发展的政策扶持为集成电路发展IC设计产业提供了良好的宏观政策环境。“核心电子器件、高端通用芯片及基础软件产品”与“极大规模集成电路制造装备及成套工艺”列在16个重大专项的第一、二位,说明政府对集成电路产业的高度重视。这两个重大专项实施方案的通过,为IC设计企业提升研发创新能力、突破核心技术提供了发展机遇。新区集成电路产业的发展需要密切结合已有产业优势,顺应产业发展潮流,进一步促进集成电路产业的技术水平和整体规模,实现集成电路设计产业新一轮超常规的发展。
1)、结合现有优势,做大做强以消费类为主的模拟芯片产业。
无锡集成电路产业发展起步早,基础好,实力强。目前,无锡新区积聚了60余家集成电路设计企业,包括国有企业、研究机构、民营企业以及近几年引进的海归人士创业企业。代表性企业包括有:华润矽科、友达、力芯、芯朋、美新、海威、无锡中星微、硅动力、紫芯、圆芯、爱芯科、博创、华芯美等公司。产品以消费类电子为主,包括:DC/DC、ADC/DAC、LED驱动、射频芯片、智能电网芯片等,形成了以模拟电路为主的产品门类集聚,模拟IC产品的研发和生产,成为无锡地区IC设计领域的特色和优势,推动以模拟电路产品开发为基础的现有企业实现规模化发展,是新区集成电路产业做大做强的坚实基础。
2)结合高端调整战略,持续引进、培育系统设计企业。
无锡“530”计划吸引众多海外高端集成电路人才到无锡创业,已经成为无锡城市的一张“名片”,并在全球范围内造就了关注高科技、发展高科技的影响力。以海归人员为代表的创业企业相继研发成功通信、MEMS、多媒体SOC等一批高端产品,为无锡高端集成电路设计的战略调整,提供了坚实的人才基础和技术基础。随着海峡两岸关系的平缓与改善,中国台湾正在考虑放宽集成电路设计企业到大陆投资政策,新区要紧紧抓住这一机遇,加大对中国台湾集成电路设计企业的引进力度。新区拥有相对完善的基础配套设施、宜居的人文环境、浓厚的产业氛围、完备的公共技术平台和服务体系,将成高端集成电路人才创业的首选。
3)结合电子器件国产化战略,发展大功率、高电压半导体功率器件。
高效节能已经成为未来电子产品发展的一个重要方向,电源能耗标准已经在全球逐步实施,将来,很多国家将分别实施绿色电源标准,世界各国已对家电与消费电子产品的待机功耗与效率开始实施越来越严格的省电要求,高效节能保护环境已成为当今共识。提高效率与减小待机功耗已成为消费电子与家电产品电源的两个非常关键的指标。中国目前已经开始针对某些产品提出能效要求,此外,欧美发达国家对某些电子产品有直接的能效要求,如果中国想要出口,就必须满足其能效要求,这些提高能效的要求将会为功率器件市场提供更大的市场动力。功率器件包括功率IC 和功率分立器件,功率分立器件则主要包括功率MOSFET、大功率晶体管和IGBT 等半导体器件,功率器件几乎用于所有的电子制造业,除了保证设备的正常运行以外,功率器件还能起到有效的节能作用。由于制造工艺等因素的限制,形成相对较高的技术门槛,同时,新区企业拥有的深厚的模拟电路技术功底以及工艺开发制造能力,作为一种产业化周期相对较短的项目,现在越来越清晰的看到,模拟和功率器件是新区集成电路设计业的重点发展方向。
4)结合传感网示范基地建设,发展射频电子、无线通信、卫星电子、汽车电子、娱乐电子及未来数字家居电子产业。
“物联网”被称为继计算机、互联网之后,世界信息产业的第三次浪潮。专家预测10年内物联网就可能大规模普及,应用物联网技术的高科技市场将达到上万亿元的规模,遍及智能交通、环境保护、公共安全、工业监测、物流、医疗等各个领域。目前,物联网对于全世界而言都刚起步,各个国家都基本处于同一起跑线。温总理访问无锡并确立无锡为未来中国传感网产业发展的核心城市,将成为难得的战略机遇,新区集成电路产业应该紧紧围绕物联网产业发展的历史机遇,大力发展射频电子、MEMS传感技术、数字家居等,为传感网示范基地建设和物联网产业的发展,提供有效的基础电子支撑。
(2)集成电路制造业
重大项目,特别是高端芯片生产线项目建设是扩大产业规模、形成产业集群、带动就业、带动产业发展的重要手段。是新区集成电路产业壮大规模的主要支撑,新区要确保集成电路制造业在全国的领先地位,必须扶持和推进现有重点项目,积极引进高端技术和特色配套工艺生产线。
1)积极推进现有大型晶园制造业项目
制造业投资规模大,技术门槛高,整体带动性强,处于产业链的中游位置,是完善产业链的关键。新区集成电路制造业以我国的最大的晶圆制造企业无锡海力士-恒亿半导体为核心,推动12英寸生产线产能扩张,鼓励企业不断通过技术改造,提升技术水平,支持企业周边专业配套,完善其产业链。鼓励KEC等向集成器件制造(IDM)模式的企业发展,促进设计业、制造业的协调互动发展。积极推进落实中国电子科技集团公司第58所的8英寸工艺线建设,进一步重点引进晶圆制造业,确保集成电路制造业在国内的领先地位。
2)重视引进高端技术与特色工艺生产线
国际IC大厂纷纷剥离芯片制造线,甩掉运转晶圆制造线所带来的巨大成本压力,向更专注于IC设计的方向发展。特别是受国际金融危机引发的经济危机影响以来,这一趋势更为明显,纷纷向海外转移晶圆制造线,产业园将紧紧抓住机遇,加大招商引资力度。在重点发展12英寸、90纳米及以下技术生产线,兼顾8英寸芯片生产线的建设的同时,重视引进基于MEMS工艺、射频电路加工的特色工艺生产线,协助开发模拟、数模混合、SOI、GeSi等特色工艺产品,实现多层次、全方位的晶圆制造能力。
(3)集成电路辅助产业
1)优化提升封装测试业
无锡新区IC封装测试业以对外开放服务的经营模式为主,海力士封装项目、华润安盛、英飞凌、东芝半导体、强茂科技等封测企业增强了无锡新区封测环节的整体实力。近年来封测企业通过强化技术创新,在芯片级封装、层叠封装和微型化封装等方面取得突破,缩短了与国际先进水平的差距,成为国内集成电路封装测试的重要板块。
随着3G手机、数字电视、信息家电和通讯领域、交通领域、医疗保健领域的迅速发展,集成电路市场对高端集成电路产品的需求量不断增加,对QFP(LQFP、TQFP)和QFN等高脚数产品及FBP、MCM(MCP)、BGA、CSP、3D、SIP等中高档封装产品需求已呈较大的增长态势。无锡新区将根据IC产品产业化对高端封测的需求趋势,积极调整产品、产业结构,重点发展系统级封装(SIP)、芯片倒装焊(Flipchip)、球栅阵列封装(BGA)、芯片级封装(CSP)、多芯片组件(MCM)等先进封装测试技术水平和能力,提升产品技术档次,促进封测产业结构的调整和优化。
2)积极扶持支撑业
支撑与配套产业主要集中在小尺寸单晶硅棒、引线框架、塑封材料、工夹具、特种气体、超纯试剂等。我国在集成电路支撑业方面基础还相当薄弱。新区将根据企业需求,积极引进相关配套支撑企业,实现12英寸硅抛光片和8~12英寸硅外延片、锗硅外延片、SOI材料、宽禁带化合物半导体材料、光刻胶、化学试剂、特种气体、引线框架等关键材料的配套。以部分关键设备、材料为突破口,重视基础技术研究,加快产业化进程,提高支撑配套能力,形成上下游配套完善的集成电路产业链。
3保障措施
国家持续执行宏观调控政策、集成电路产业升温回暖以及国内IC需求市场持续扩大、国际IC产业持续转移和周期性发展是无锡新区集成电路产业发展未来面临的主要外部环境,要全面实现“规划”目标,就必须在落实保障措施上很下功夫。2010-2012年,新区集成电路产业将重点围绕载体保障、人才保障、政策保障,兴起新一轮环境建设和招商引智,实现产业的转型升级和产业总量新的扩张,为实现中国“IC设计第一区”打下坚实的基础。
3.1 快速启动超大规模集成电路产业园载体建设
按照相关部门的部署和要求,各部门协调分工负责,前后联动,高起点规划,高标准建设。尽快确定园区规划、建设规划、资金筹措计划等。2010年首先启动10万平方米集成电路研发区载体建设,2011年,进一步加大开发力度,基本形成园区形象。
3.2 强力推进核“芯”战略专业招商引智工程
以国家集成电路设计园现有专业招商队伍为基础,进一步补充和完善具备语言、专业技术、国际商务、投融资顾问、科技管理等全方位能力的专门化招商队伍;区域重点突破硅谷、中国台湾、北京、上海、深圳等地专业产业招商,聚焦集成电路设计业、集成电路先进制造业、集成电路支撑(配套)业三个板块,引导以消费类为主导的芯片向高端系统级芯片转变,以创建中国“集成电路产业第一园区”的气魄,调动各方资源,强力推进产业招商工作。
3.3 与时俱进,不断更新和升级公共技术服务平台
进一步仔细研究现有企业对公共服务需求情况,在无锡IC基地原有EDA设计服务平台、FPGA创新验证平台、测试及可靠性检测服务平台、IP信息服务平台以及相关科技信息中介服务平台的基础上,拓展系统芯片设计支撑服务能力,搭建适用于系统应用解决方案开发的系统设计、PCB制作、IP模块验证、系统验证服务平台。为重点培育和发展的六大新兴产业之一的“物联网”产业的发展提供必要的有效的服务延伸。支持以专用芯片设计为主向系统级芯片和系统方案开发方向延伸,完善、调整和优化整体产业结构。支持集成电路芯片设计与MEMS传感器的集成技术,使传感器更加坚固耐用、寿命长、成本更加合理,最终使传感器件实现智能化。
3.4 内培外引,建设专业人才第一高地
加大人才引进力度。针对无锡新区集成电路产业发展实际需求,丰富中高级人才信息积累,每年高级人才信息积累达到500名以上。大力推进高校集成电路人才引导网络建设,与东南大学、西安电子科技大学、成都电子科技大学等国内相关院校开展合作,每年引进相关专业应届毕业生500人以上,其中研究生100人以上。及时研究了解国内集成电路产业发达地区IC人才结构、人才流动情况,实现信息共享,每年引进IC中高级人才200人以上。积极开展各类国际人才招聘活动,拓宽留学归国人员引进渠道,力争引进国际IC专家、留学归国人员100人以上。到2012年,无锡新区IC设计高级专业技术人才总数达到3000人。
建立健全教育培训体系。以东南大学的集成电路学院在无锡新区建立的高层次人才培养基地为重点,到2012年硕士及以上学历培养能力每年达到500人。支持江南大学、东南大学无锡分校扩大本科教育规模,加强无锡科技职业学院集成电路相关学科的办学实力,建立区内实践、实习基地,保障行业对各类专业技术人才的需求。与国际著名教育机构联合建立高层次的商学院和公共管理学院,面向企业中高层管理人员,加强商务人才和公共管理人才的培养。
3.5 加强制度创新,突出政策导向
近几年,新区管委会多次调整完善对IC设计创新创业的扶持力度(从科技18条到55条),对IC设计产业的发展起了很大的作用,根据世界IC产业发展新态势、新动向,结合新区IC产业现状及未来发展计划,在2009年新区科技55条及其它成功践行政策策略基础上,建议增加如下举措:
1、在投融资方面,成立新区以IC设计为主的专业投资公司,参考硅谷等地成熟理念和方法,通过引进和培养打造一支专业团队,管理新区已投资的IC设计公司,成立每年不少于5000万元的重组基金,在国家IC设计基地等配合下,通过资本手段,移接硅谷、新竹、筑波等世界最前沿IC设计产业化项目,推进新区IC设计公司改造升级,进军中国乃至世界前列。
2、政策扶持范围方面,从IC设计扩大到IC全产业链(掩模、制造、封装、测试等),包括设备或材料、配件供应商的办事处或技术服务中心等。
3、在提升产业链相关度方面,对IC设计企业在新区内配套企业加工(掩模、制造、封装、测试)的,其缴纳的增值税新区留成部分进行补贴。
4、在高级人才引进方面,将2009年55条科技政策中关于补贴企业高级技术和管理人才猎头费用条款扩大到IC企业。
集成电路的工艺设计范文第5篇
关键词：IP技术 模拟集成电路 流程
中图分类号：TP3 文献标识码：A 文章编号：1674-098X（2013）03（b）-00-02
1 模拟集成电路设计的意义
当前以信息技术为代表的高新技术突飞猛进。以信息产业发展水平为主要特征的综合国力竞争日趋激烈，集成电路（IC，Integrated circuit）作为当今信息时代的核心技术产品，其在国民经济建设、国防建设以及人类日常生活的重要性已经不言
而喻。
集成电路技术的发展经历了若干发展阶段。20世纪50年代末发展起来的属小规模集成电路（SSI），集成度仅100个元件；60年展的是中规模集成电路（MSI），集成度为1000个元件；70年代又发展了大规模集成电路，集成度大于1000个元件；70年代末进一步发展了超大规模集成电路（LSI），集成度在105个元件；80年代更进一步发展了特大规模集成电路，集成度比VLSI又提高了一个数量级，达到106个元件以上。这些飞跃主要集中在数字领域。
（1）自然界信号的处理：自然界的产生的信号，至少在宏观上是模拟量。高品质麦克风接收乐队声音时输出电压幅值从几微伏变化到几百微伏。视频照相机中的光电池的电流低达每毫秒几个电子。地震仪传感器产生的输出电压的范围从地球微小振动时的几微伏到强烈地震时的几百毫伏。由于所有这些信号都必须在数字领域进行多方面的处理，所以我们看到，每个这样的系统都要包含一个模一数转换器（AD，C）。
（2）数字通信：由于不同系统产生的二进制数据往往要传输很长的距离。一个高速的二进制数据流在通过一个很长的电缆后，信号会衰减和失真，为了改善通信质量，系统可以输入多电平信号，而不是二进制信号。现代通信系统中广泛采用多电平信号，这样，在发射器中需要数一模转换器（DAC）把组合的二进制数据转换为多电平信号，而在接收器中需要使用模一数转换器（ADC）以确定所传输的电平。
（3）磁盘驱动电子学计算机硬盘中的数据采用磁性原理以二进制形式存储。然而，当数据被磁头读取并转换为电信号时，为了进一步的处理，信号需要被放大、滤波和数字化。
（4）无线接收器：射频接收器的天线接收到的信号，其幅度只有几微伏，而中心频率达到几GHz。此外，信号伴随很大的干扰，因此接收器在放大低电平信号时必须具有极小噪声、工作在高频并能抑制大的有害分量。这些都对模拟设计有很大的挑战性。
（5）传感器：机械的、电的和光学的传感器在我们的生活中起着重要的作用。例如，视频照相机装有一个光敏二极管阵列，以将像点转换为电流；超声系统使用声音传感器产生一个与超声波形幅度成一定比例的电压。放大、滤波和A/D转换在这些应用中都是基本的功能。
（6）微处理器和存储器：大量模拟电路设计专家参与了现代的微处理器和存储器的设计。许多涉及到大规模芯片内部或不同芯片之间的数据和时钟的分布和时序的问题要求将高速信号作为模拟波形处理。而且芯片上信号间和电源间互连中的非理想性以及封装寄生参数要求对模拟电路设计有一个完整的理解。半导体存储器广泛使用的高速/读出放大器0也不可避免地要涉及到许多模拟技术。因此人们经常说高速数字电路设计实际上是模拟电路的
设计。
2 模拟集成电路设计流程概念
在集成电路工艺发展和市场需求的推动下，系统芯片SOC和IP技术越来越成为IC业界广泛关注的焦点。随着集成技术的不断发展和集成度的迅速提高，集成电路芯片的设计工作越来越复杂，因而急需在设计方法和设计工具这两方面有一个大的变革，这就是人们经常谈论的设计革命。各种计算机辅助工具及设计方法学的诞生正是为了适应这样的要求。
一方面，面市时间的压力和新的工艺技术的发展允许更高的集成度，使得设计向更高的抽象层次发展，只有这样才能解决设计复杂度越来越高的问题。数字集成电路的发展证明了这一点：它很快的从基于单元的设计发展到基于模块、IP和IP复用的
设计。
另一方面，工艺尺寸的缩短使得设计向相反的方向发展：由于物理效应对电路的影响越来越大，这就要求在设计中考虑更低层次的细节问题。器件数目的增多、信号完整性、电子迁移和功耗分析等问题的出现使得设计日益复杂。
3 模拟集成电路设计流程
3.1 模拟集成电路设计系统环境
集成电路的设计由于必须通过计算机辅助完成整个过程，所以对软件和硬件配置都有较高的要求。
（1）模拟集成电路设计EDA工具种类及其举例
设计资料库―Cadence Design Framework11
电路编辑软件―Text editor/Schematic editor
电路模拟软件―Spectre，HSPICE，Nanosim
版图编辑软件―Cadence virtuoso，Laker
物理验证软件―Diva，Dracula，Calibre，Hercules
（2）系统环境
工作站环境；Unix-Based作业系统；由于EDA软件的运行和数据的保存需要稳定的计算机环境，所以集成电路的设计通常采用Unix-Based的作业系统，如图1所示的工作站系统。现在的集成电路设计都是团队协作完成的，甚至工程师们在不同的地点进行远程协作设计。EDA软件、工作站系统的资源合理配置和数据库的有效管理将是集成电路设计得以完成的重要保障。
3.2 模拟集成电路设计流程概述
根据处理信号类型的不同，集成电路一般可以分为数字电路、模拟电路和数模混合集成电路，它们的设计方法和设计流程是不同的，在这部分和以后的章节中我们将着重讲述模拟集成电路的设计方法和流程。模拟集成电路设计是一种创造性的过程，它通过电路来实现设计目标，与电路分析刚好相反。电路的分析是一个由电路作为起点去发现其特性的过程。电路的综合或者设计则是从一套期望的性能参数开始去寻找一个令人满意的电路，对于一个设计问题，解决方案可能不是唯一的，这样就给予了设计者去创造的机会。
模拟集成电路设计包括若干个阶段，设计模拟集成电路一般的过程。
（l）系统规格定义；（2）电路设计；（3）电路模拟；（4）版图实现；（5）物理验证；（6）参数提取后仿真；（7）可靠性分析；（8）芯片制造；（9）测试。
除了制造阶段外，设计师应对其余各阶段负责。设计流程从一个设计构思开始，明确设计要求和进行综合设计。为了确认设计的正确性，设计师要应用模拟方法评估电路的性能。
这时可能要根据模拟结果对电路作进一步改进，反复进行综合和模拟。一旦电路性能的模拟结果能满足设计要求就进行另一个主要设计工作―电路的几何描述（版图设计）。版图完成并经过物理验证后需要将布局、布线形成的寄生效应考虑进去再次进行计算机模拟。如果模拟结果也满足设计要求就可以进行制造了。
3.3 模拟集成电路设计流程分述
（1）系统规格定义
这个阶段系统工程师把整个系统和其子系统看成是一个个只有输入输出关系的/黑盒子，不仅要对其中每一个进行功能定义，而且还要提出时序、功耗、面积、信噪比等性能参数的范围要求。
（2）电路设计
根据设计要求，首先要选择合适的工艺制程；然后合理的构架系统，例如并行的还是串行的，差分的还是单端的；依照架构来决定元件的组合，例如，电流镜类型还是补偿类型；根据交、直流参数决定晶体管工作偏置点和晶体管大小；依环境估计负载形态和负载值。由于模拟集成电路的复杂性和变化的多样性，目前还没有EDA厂商能够提供完全解决模拟集成电路设计自动化的工具，此环节基本上通过手工计算来完成的。
（3）电路模拟
设计工程师必须确认设计是正确的，为此要基于晶体管模型，借助EDA工具进行电路性能的评估，分析。在这个阶段要依据电路仿真结果来修改晶体管参数；依制程参数的变异来确定电路工作的区间和限制；验证环境因素的变化对电路性能的影响；最后还要通过仿真结果指导下一步的版图实现，例如，版图对称性要求，电源线的宽度。
（4）版图实现
电路的设计及模拟决定电路的组成及相关参数，但并不能直接送往晶圆代工厂进行制作。设计工程师需提供集成电路的物理几何描述称为版图。这个环节就是要把设计的电路转换为图形描述格式。模拟集成电路通常是以全定制方法进行手工的版图设计。在设计过程中需要考虑设计规则、匹配性、噪声、串扰、寄生效应、防门锁等对电路性能和可制造性的影响。虽然现在出现了许多高级的全定制辅助设计方法，仍然无法保证手工设计对版图布局和各种效应的考虑全面性。
（5）物理验证
版图的设计是否满足晶圆代工厂的制造可靠性需求？从电路转换到版图是否引入了新的错误？物理验证阶段将通过设计规则检查（DRC，Design Rule Cheek）和版图网表与电路原理图的比对（VLS，Layout Versus schematic）解决上述的两类验证问题。几何规则检查用于保证版图在工艺上的可实现性。它以给定的设计规则为标准，对最小线宽、最小图形间距、孔尺寸、栅和源漏区的最小交叠面积等工艺限制进行检查。版图网表与电路原理图的比对用来保证版图的设计与其电路设计的匹配。VLS工具从版图中提取包含电气连接属性和尺寸大小的电路网表，然后与原理图得到的网表进行比较，检查两者是否一致。
参考文献
集成电路的工艺设计范文第6篇
关键词： 集成电路；放电保护；电源钳位
1ESD保护电路
随着超大规模集成电路工艺技术的不断提高，集成电路的静电放电（Elect rostaticDischarge，ESD）保护电路的设计越来越受到了电路设计者的重视。ESD保护电路是为芯片电路提供静电电流的放电路径，以避免静电将内部电路击穿。由于静电一般来自外界，例如人体、机器，因此ESD保护电路通常在芯片的压焊盘（PAD）的周围。输出压焊盘一般与驱动电路相连，即与大尺寸的PMOS和NMOS管的漏极相连，因此这类器件本身可以用于ESD保护放电，一般情况下为了保险，输出端也加ESD保护电路；而输入压焊盘一般连接到MOS管的栅极上，因此在芯片的输入端，必须加ESD保护电路。 另外，在芯片的电源（Udd）和地（Uss）端口上也要加ESD保护电路，以保证ESD电流可以从Udd安全地释放到Uss。对于高压工艺上电路的ESD保护主要有下面两个难题需要解决：一是高压晶体管器件的均匀导通性，二是电源钳位模块的闩缩效应。
2实现高压器件或芯片的静电放电保护分析
在显示器驱动芯片，电源管理芯片以及汽车电子等应用中，芯片的工作电压通常比较高，达到20V-40V甚至更高。这些芯片的设计需要选取击穿电压比较高的高压晶体管。实现对这些高压器件或芯片的静电放电保护将遇到下面的难题。
实现高压工艺应用中静电保护的一个难题是高压晶体管器件的均匀导通性。通常在低压工艺中，栅极接地类型NMOS器件（ggNMOS）结构被广泛用来保护内部核心线路。而多指条（multi-finger）并联的ggNMOS结构可以用来倍增其静电保护能力级别，从而实现预期ESD保护指标。对于高压晶体管，其一次击穿电压远大于二次击穿电压（vt2
实现高压工艺应用中静电保护的另一个难题就是如何避免电源钳位电路中闩锁效应的发生。高压NMOS器件通常都有较高的触发电压和较低的钳位电压。基于高压工艺的集成电路通常工作在20V甚至40V或更高的工作电压中，如果应用于VDD和GND之间的电路钳位电压比电路工作电压要小的时候。外部噪声出现在电路的端口上，将电源和地之间的钳位模块误触发，并形成一个低电阻通路。当钳位电压小于电路工作电压的时候，电源和地之间的低阻导通状态将一直保持住，从而形成闩缩效应，最终将导致该部分电路被烧毁。
3一种应用于高压工艺集成电路中电源钳位的器件结构设计
图1是有二极管Dp，Dn以及电源钳位模块组成的全芯片保护结构图。为了避免因外接噪声导致的电源钳位模块闩缩效应的发生，通常需要设计的钳位模块钳位电压值高于电路正常工作电压。另外就是要避免选用高压晶体管器件，因为高压晶体管器件的非均匀导通问题限制了其ESD保护能力的提升。
利用级联多个SCR器件级联的结构来实现较高的钳位电压值。通常单个SCR器件的钳位电压值非常小，在1V到2V范围之间，对于这样普通的SCR结构，即使多个级联在一起，整体结构的钳位电压将还是很小。本设计中，用一种高钳位电压值的SCR器件结构将会被选取作为级联的基本单元。
图2是一个常见的双阱工艺的SCR器件结构。其在N-Well和P-Well交界的地方，P+型掺杂将别注入，形成一个桥状区域连接N-Well和P-Well。该结构将改变传统SCR结构的正向击穿电压，从N-Well/P-Well结击穿电压值（18V-20V）降低到N-Well/P+结击穿电压 （8V-12V）。采取这种低触发电压的SCR结构，便于后面的多个SCR级联结构设计。该类型SCR器件的钳位电压值可以通过调节D3和D4的尺寸，来实现高钳位电压。选取合适的D3和D4值，可以使得SCR的钳位电压逐渐接近触发电压，达到8V到12V范围。
图3分别给出了不同个数SCR器件级联结构示意图。以两级SCR器件级联结构为例，将第一级的负极(Cathode)和第二级的正极(Anode)通过金属连接在一起，保留第一级SCR器件的Anode作为级联结构的Anode，保留第二级SCR器件的Cathode作为级联结构的Cathode。
图4是不同级联级数SCR器件的TLP测试特性。随着级联级数的倍增，级联器件的触发电压值以及钳位电压值也跟着倍增。选取合适的SCR级联个数，可以实现无闩缩效应的电源钳位模块设计。比如选取四级SCR级联，其钳位电压将达到45V，可以应用在电源工作电压为40V的高压应用中的ESD保护。
4结语
本文提出的一种新型SCR结构用来提升单个SCR器件结构的钳位电压。该结构将传统SCR器件寄生BJT的发射极（寄生PNP的P+发射级和寄生NPN的N+发射级）在器件的纵向替换成P+和N+掺杂交替的方式。新型SCR器件的钳位电压将得到很大提升，选取合适的P+和N+掺杂面积比例，可以调整钳位电压的大小，使得钳位电压值高于电路正常工作电压范围，从而有效避免闩缩效应的发生。该发明在实际应用中，需要选取合适的参数：正极到负极之间的距离，N+和P+掺杂的面积比例。
相对于级联FOD，MOSFET的结构而言，选取级联SCR器件的最大优点是，其单位面积静电防护能力非常高，可以使得设计面积得到优化。上面单个SCR器件的宽度为50um，其不同级数级联SCR的二次击穿电流都接近2A，人体模式（HBM）静电保护能力将会接近3KV（2A*1500ohm）。从而达到优化芯片面积的目的。
参考文献：
集成电路的工艺设计范文第7篇
摘要：Silvaco TCAD 工艺仿真 器件仿真
中图分类号：TN405-4 文献标识码：A 文章编号：1007-9416(2012)07-0114-03
To improve IC practice teaching with Silvaco TCAD software
ZHU Yun
(School of Electronic Engineering，Xi’an University of Post & Telecommunication，Xi’an 710121，China)
Abstract:The simulation tools for technology computer aided design could be useful for time saving and cost consumption and has been more and more widely used.Based on Silvaco TCAD tools,process simulation could understand the practical integrated circuit production involved the oxidation,diffusion,deposition,photolithography,etching,CMP and a series of technological process.Devices simulation could be familiar with the professional foundation course content such as device structure,material properties,carrier concentration and voltage on the device performance influence.And can deepen students’ understanding of curriculum theory,while increasing interst in studying, so as to obtain good teaching effect.
Key words: Silvaco TCAD process simulation device simulation
普通本科院校要想培养出具有创新意识的应用型人才，必须把创新人才培养的思想贯穿于本科生培养的全过程，并融入到教学计划中去，把对创新精神、实践能力的培养和创新实践的要求落实到课堂教学、实践环节、课外活动及德育工作等各个环节里[1-3]。
随着IT、IC产业的迅猛发展，对集成电路实践教学提出了新的、更高的要求，为适应现代教育的需要，原有的教学理念、教学方法、教学内容等都需要进行改革和创新。在以培养应用型、创新型人才为目标的教学体系中，课程体系和教学内容的更新和优化，尤其是改革实验教学成功与否，直接关系到培养人才质量[4-5]。利用Silvaco TCAD软件，改进集成电路实践教学，巩固学生的理论知识并培养学生的实践能力，加强学生分析问题、解决问题能力，为启发学生的创新意识和培养创新能力起到了重要作用[6]。
具体实施方案为：将传统的工艺实践和Silvaco TCAD实验相结合，建立集成电路制造工艺实验体系，强化学生基本知识的运用；将集成电路实践与软件实验融为一体，以工程实践和能力培养为主线，做到工艺技能训练和工程素质能力培养相结合。
1、Silvaco TACD软件介绍
Silvaco于1984年创办于美国硅谷，中文名称叫矽谷科技公司。经过20多年来的成长与发展, 现已成为处于世界技术领先地位的EDA公司,在TCAD工艺和器件模拟、Spice参数提取、高精度/高速度电路级Spice仿真、全定制IC设计与验证等领域具有很高的建树。
应用TCAD能缩短IC工艺和器件的开发周期，节省试制成本，并能获取实验无法得到的信息以及深化IC工艺和器件的物理研究。
Silvaco TCAD组件包括交互式工具DeckBuild和Tonyplot，工艺仿真工具Athena，器件仿真工具Atlas和器件编辑器DevEdit，以及内部的一些模块。各仿真组件均可在DeckBuild界面调用，例如先用Athena或DevEdit生成器件结构，再由Atlas对器件特性进行仿真，最后由Tonyplot2D或Tonyplot3D显示输出。Silvaco仿真流程如图1所示。
集成电路的工艺设计范文第8篇
关键字：温度补偿；带隙基准源；精度
集成电路中的三种常用基准源中，掩埋齐纳基准源不兼容标准CMOS工艺，输出一般大于5V，XFET基准源也是不能兼容标准CMOS工艺，相比之下，带隙(Bandgap)基准源具有与CMOS工艺完全兼容，可以工作于低电源电压下，温度漂移、噪声和PSRR等性能满足大部分系统要求的优点[1]。
带隙基准源在模拟和数字集成电路中应用非常广泛，比如在数模转换器(digital-analog converters，DAC)，模数转换(analog- digital converters，ADC)，DC/DC转换器，AC/DC转换器，运算放大器，线性稳压器等电路中，基准电压的精度决定着这些电路的性能。随着集成电路规模的发展，电子设备的体积、重量和功耗越来越小，这对电源电路的集成化、小型化以及性能和精度提出了越来越高的要求[2]。本文在分析CMOS带隙基准源基本原理的基础上，比较了不同温度补偿设计的CMOS带隙基准源。
1 CMOS带隙基准源原理
为了提高CMOS带隙基准源的精度，除了选择上述几种补偿方法，还有一些不常用的技术：利用β的温度系数设计高阶补偿，设计专门的工艺误差补偿电路、校准电路减小电阻比值、增大双极晶体管的面积比值等电路。
4 结束语
随着集成电路规模的发展，一阶补偿的带隙基准源已经不能满足系统的要求，因此研究不同结构的高精度带隙基准源是非常有意义的。本文在分析CMOS带隙基准源基本原理的基础上，分析比较了不同补偿设计的带隙基准源。
参考文献
[1] Abraham I. Pressman，王志强等译，开关电源设计(第二版). 北京: 电子工业出版社，2005.
[2] P.R. Gray and R.G. Meyer，Analysis and Design of Analog Integrated Circuits. New York: Wiley，1993.
[3] 刘成，吴玉广. 峰值电流控制模式中斜坡补偿的分析. 控制系统，2008，9: 49-50.
[4] 朱樟明，张永泊，杨银堂等.一种具有省电模式的CMOS振荡器电路.固体电子学研究与进展.2008.28(1):109-112.