集成电路工艺范文精选

摘要：当今社会已进入信息技术时代，集成电路已经被广泛应用于各个领域，典型的集成电路制造过程可表示如下：

在此，我们重点是讨论集成电路芯片加工过程中的一些关键手艺。

集成电路基本工艺包括基片外延生长、掩模制造、曝光技术、刻蚀、氧化、扩散、离子注入、多晶硅淀积、金属层形成。

关键词：外延、掩膜、光刻、刻蚀、氧化、扩散、离子注入、淀积、金属层

集成电路芯片加工工艺，虽然在进行IC设计时不需要直接参与集成电路的工艺流程，了解工艺的每一个细节，但了解IC制造工艺的基本原理和过程，对IC设计是大有帮助的。

集成电路基本工艺包括基片外延生长掩模制造、曝光技术、刻蚀、氧化、扩散、离子注入、多晶硅淀积、金属层形成。

下面我们分别对这些关键工艺做一些简单的介绍。

一、外延工艺

【摘　要】半导体集成电路的生产过程极其复杂，习惯上将其分为前置作业，电路的制作，晶圆Wafer及晶粒Die测试和后段的封装测试等。因为IC是由很多的电路集合而成的，而这些电路组件和线路是以晶圆为基础并以层状分布的，制造过程也是一层层的建造出来的，类似于建楼房的过程。

【关键词】半导体工艺；光刻；刻蚀；离子注入；淀积；Semiconductor process

1.生产晶圆(Wafer Ingot)

半导体材料是单晶组成。而它是由大块的具有多晶结构和未掺杂的本征材料生长得来的。把多晶块转变成一个大单晶，并给予正确的晶向和适量的N型或P型掺杂，叫做晶体生长。有两种不同的生长方法，直拉法 和区熔法。

晶体的生长原理非常简单和熟悉。假设在最终要蒸发的饱和溶液中加入一些糖晶体。糖晶体的作用是作为额外的糖分子沉积的种子。最后这个晶体能生长的非常大。晶体的生长即使在缺乏种子的情况下也会发生，但产物中会有混乱的小的晶体。通过抑制不需要的晶核区，种子的使用能生长更大，更完美的晶体。

理论上，硅晶体的生长方式和糖晶体的一致。实际上，不存在适合硅的溶剂，而且晶体必须在超过1400℃的熔融状态下生长。最终的晶体至少有一米长，十厘米的直径，如果他们要用在半导体工业上的话还必须有接近完美的晶体结构。这些要求使得工艺很有挑战性。通常生产半导体级别的硅晶体的方法是Czochralski工艺。这个工艺使用装满了半导体级别的多晶体硅的硅坩锅。电炉加热硅坩锅直到所有的硅融化。然后温度慢慢降低，一小块种子晶体被放到坩锅里。受控制的冷却使硅原子一层一层的沉积到种子晶体上。装有种子的棒缓慢的上升，所以只有生长中的晶体的低层部分和熔融的硅有接触。通过这个方法，能从融化的硅中一厘米一厘米的拉出一个大的硅晶体。

2.光刻（Photo）

光刻是一种图形复印和化学腐蚀相结合的精密表面加工技术。光刻的目的就是在二氧化硅或金属薄膜上面刻蚀出与掩膜版完全对应的几何图形从而实现选择性扩散和金属薄膜布线的目的。

摘 要：光刻是利用特定工艺将掩膜板上的集成电路图形印制到硅片上的精密表面加工技术。在集成电路制造工艺中，光刻是最为重要的工艺之一。它决定着芯片的最小特征尺寸，占芯片制造时间的40-50%，并且占制造成本的30%。本文通过对光刻工艺的主要步骤的分析，研究了正胶及负胶的特性，探讨了未来光刻工艺发展的方向。

关键词：集成电路；光刻；工艺；光刻胶

DOI：10.16640/ki.37-1222/t.2016.24.011

1 绪论

1.1 集成电路

集成电路（Integrated Circuit，简称IC）是20世纪60年代初期发展起来的一种新型半导体器件。它是经过氧化、光刻、扩散、外延、蒸铝等半导体制造工艺，把构成具有一定功能的电路所需的半导体、电阻、电容等元件及它们之间的连接导线全部集成在一小块硅片上，然后焊接封装在一个管壳内的电子器件。使电子元件向着微小型化、低功耗、智能化和高可靠性方面迈进了一大步。

1.2 光刻

光刻是利用曝光和光刻胶的选择性化学腐蚀，在半导体晶体表面的掩模层刻制出图形的工艺。自从它在1959年被发明以来，就成为半导体工业最有用的工具。迄今为止，基本上所有的集成电路都是通过它制造的。它决定着芯片的最小特征尺寸，占芯片制造时间的40-50%，并且占制造成本的30%。

众所周知，大多数半导体流程都发生在硅片顶层的几微米以内。这一有源区对应于工艺流程的前端工艺。所有硅上方的材料都是互联芯片上各个器件所需的分层结构的一部分。为了增加多层金属及绝缘层，工艺流程要求硅片在不同工艺步骤中循环。在制造一块高性能的微芯片，只需要多次运用有限的几种工艺。

集成电路制造就是在硅片上执行一系列复杂的化学或者物理操作。这些操作概括为四大基本类：薄膜制作（layer）、刻印（pattern）、刻蚀和掺杂。即使在制造一个简单的单个MOS管也不例外，下面以0.18μmCMOS为例介绍硅片制造流程。

硅片上的氧化物通过生长或淀积的方法产生，在升温的环境里，通过外部供给高纯氧气使之与硅衬底反应，可以在硅片上得到一层热生长的氧化层。高温氧化工艺发生在硅片制造厂的扩散区域，是硅片进入制造过程的第一步工艺。通常硅上热生长氧化层的温度在750°C~1100°C之间。硅上生长的氧化层称为热氧化硅（thermal oxide）或热二氧化硅（SiO2）硅的氧化物只有这一种，这两个词可以互换。氧化膜在制造芯片过程中主要用途为：保护器件免划伤和隔离玷污；限制带点载流子场区隔离，达到表面钝化；作为栅氧或储存器单元结构中的介质材料；保证掺杂忠的注入掩蔽；成为金属导电层的介质层。

光刻处于硅片加工过程的中心，也是集成电路制造的关键步骤，光刻的成本占整个硅片加工成本的30%，光刻要用到光敏光刻胶或光刻胶，光刻胶作为一种聚合可溶物被涂在衬底表面，然后光刻胶被烘焙出去溶剂，光刻胶是涂在硅片表面上的临时材料，仅仅是为了图形转移，一旦图形经过刻蚀或者离子注入就要被去掉。

投影掩模板是一个石英板，它包括了要在硅片上重复生成的图形。就好像投影用的电影胶片的底片一样。这种图形可能仅包含一个管芯，也可能是一组管芯。先进的CMOS集成电路可能需要50块以上的掩模板用于在管芯上形成多层图形。每一个投影掩模板都有独一无二的特别图形和特征图形，它被置于硅片表面并通过整个硅片来完成某一层。接下来要讲进行光刻工艺，主要采取负性光刻和正性光刻，负性光刻把与掩模板上图形相反的图形复制到硅片表面。正性光刻把与掩模板上相同的图形复制到硅片上。负性光刻的特征是曝光后，光刻胶会因交联而变得不可溶解，并会硬化。一旦硬化，交联的光刻胶就不能在溶剂中被洗掉。因为光刻胶上的图形与投影掩模板上的图形相反，负性光刻胶是最早应用在半导体光刻工艺中的光刻胶。在正性光刻工艺中，复制到硅片表面上的图形与掩模板的图形一样的被紫外光曝光后的区域经历了一种光化学反应，在显影液中软化并可溶解在其中。用这种方法，曝光的正性光刻胶区域将在显影液中被除去，而不透明的掩模板下的没有被曝光的光刻胶仍保留在硅片上。由于形成的光刻胶上的图形与投影掩模板上的相同，所以这种光刻胶被称为正性胶。保留下来的光刻胶在曝光前被硬化。它将留在硅片表面。作为后步工艺（如刻蚀）的保护层。无论采用正性光刻还是负性光刻都要经历8个基本步骤：（1）气相成底模处理，主要进行清洗、脱水，为了增强硅片和光刻胶的粘性。清洗主要包括湿法清洗和去离子水冲洗以去除玷污物，脱水至干烘焙在一个封闭腔内完成，以去除吸附在硅片表面的大部分水气。（2）旋转涂胶，成底模处理后，硅片要立即采用旋转涂胶的方法涂上液相光刻胶材料。硅片被固定在一个真空载片台上，它是一个表面上有很多真空孔以便固定硅片的平的金属或四氯乙烯盘。一定数量的液体光刻胶滴在硅片上，然后硅片旋转得到一层均匀的光刻胶涂层。不同的光刻胶要求不同的旋转涂胶条件，例如最初慢速旋转，接下来跃变到最大转速3000rpm或者更高。一些光刻胶应用的重要质量指标是时间、速度、厚度、均匀性颗粒沾污以及光刻胶缺陷，如针孔。（3）光刻胶被涂到硅片表面后必须要经过软烘，软烘的目的是去除光刻胶中的溶剂。软烘提高了粘附性，提升了光刻胶的均匀性，在刻蚀中得到了更好的线宽控制。（4）对准和曝光，就是把掩模板与涂了胶的硅片上的正确位置对准。硅片表面可以是的硅，但通常在其表面有一层事先确定了的图形。一旦对准，将掩模板和硅片曝光，把掩模板图形转移到涂胶的硅片上。光能激活了光刻胶中的光敏成分。对准和曝光的照耀质量指标是线宽分辨率、套准精度、颗粒和缺陷。（5）曝光后烘焙，这步应紧随在光刻胶曝光后。（6）显影，显影是在硅片表面光刻胶忠产生图形的关键步骤。光刻胶上的可溶解区域被化学显影剂溶解，将可见岛或者窗口图形留在硅片表面。最通常的显影方法是旋转、喷雾、浸润，然后显影，硅片用去离子水冲洗后甩干。（7）坚膜烘焙，烘焙要求挥发掉存留的光刻胶溶剂，提高光刻胶对硅片表面的粘附性。这一步骤是稳固光刻胶。（8）显影后检查，一旦光刻胶在硅片上形成图形，就要进行检查以确定光刻胶图形质量。检查的目的：找出光刻胶有质量问题的硅片，描述光刻胶工艺性能以满足规范要求，如果确定胶有缺陷，通过去胶可以把他们除去，硅片也可以进行返工。

所谓的淀积，就是在硅片衬底上生成薄膜，这层膜可以是二氧化硅、氮化硅、多晶硅以及金属，比如铜和难熔金属（如钨）等。在硅片加工中可以接受的膜必须具备需要的膜特性：好的台阶覆盖能力；填充高的深宽比间隙能力；好的厚度均匀性；高纯度和高密度；受控制的化学剂量；高度的结构完整性和低的膜应力；好的电学特性；对衬底材料或下层膜好的粘附性。目前用的膜淀积方法主要分为化学气相淀积和物理气相淀积。化学气相淀积是指把含有构成薄膜元素的气态反应剂或液态反应剂的蒸气及反应所需其他气体引入反应室，在衬底表面发生化学反应生成薄膜的过程。在超大规模集成电路中很多薄膜都是采用CVD方法制备。

化学气相淀积特点：淀积温度低，薄膜成分易控，膜厚与淀积时间成正比，均匀性，重复性好，台阶覆盖性优良。化学气相淀积是把含有构成薄膜元素的气态反应剂引入反应室，在晶圆表面发生化学反应，从而生成所需的固态薄膜并淀积在其表面。

参考文献：

摘要:介绍了集成电路铜互连双嵌入式工艺和电镀铜的原理;有机添加剂在电镀铜中的重要作用及对添加剂含量的监测技术;脉冲电镀和化学电镀在铜互连技术中的应用;以及铜互连电镀工艺的发展动态。

关键词:集成电路,铜互连,电镀,阻挡层

1.双嵌入式铜互连工艺

随着芯片集成度的不断提高,铜已经取代铝成为超大规模集成电路制造中的主流互连技术。作为铝的替代物,铜导线可以降低互连阻抗,降低功耗和成本,提高芯片的集成度、器件密度和时钟频率。

由于对铜的刻蚀非常困难,因此铜互连采用双嵌入式工艺,又称双大马士革工艺(Dual Damascene),如图1所示,1)首先沉积一层薄的氮化硅(Si3N4)作为扩散阻挡层和刻蚀终止层,2)接着在上面沉积一定厚度的氧化硅(SiO2),3)然后光刻出微通孔(Via),4)对通孔进行部分刻蚀,5)之后再光刻出沟槽(Trench),6)继续刻蚀出完整的通孔和沟槽,7)接着是溅射(PVD)扩散阻挡层(TaN/Ta)和铜种籽层(Seed Layer)。Ta的作用是增强与Cu的黏附性,种籽层是作为电镀时的导电层,8)之后就是铜互连线的电镀工艺,9)最后是退火和化学机械抛光(CMP),对铜镀层进行平坦化处理和清洗。

图1 铜互连双嵌入式工艺示意图

电镀是完成铜互连线的主要工艺。集成电路铜电镀工艺通常采用硫酸盐体系的电镀液,镀液由硫酸铜、硫酸和水组成,呈淡蓝色。当电源加在铜(阳极)和硅片(阴极)之间时,溶液中产生电流并形成电场。阳极的铜发生反应转化成铜离子和电子,同时阴极也发生反应,阴极附近的铜离子与电子结合形成镀在硅片表面的铜,铜离子在外加电场的作用下,由阳极向阴极定向移动并补充阴极附近的浓度损耗,如图2所示。电镀的主要目的是在硅片上沉积一层致密、无孔洞、无缝隙和其它缺陷、分布均匀的铜。

图2 集成电路电镀铜工艺示意图

摘要：针对微电子学专业的《集成电路工艺》课程的理论教学中存在的主要问题，在教学内容、教学方法、教学手段及考核方式等多方面进行了初步探讨，以提高教学质量和学生实际工艺知识的能力。

关键词：集成电路工艺 教学探索

中图分类号：G642.4 文献标识码：A 文章编号：1002-7661（2015）09-0001.01

随着经济和信息技术的发展，信息技术已经渗透到了国民经济的各个领域。信息技术的基础是微电子技术，集成电路作为微电子技术的核心，是整个信息产业和信息社会最根本的技术基础，也是一个国家参与国际化政治、经济竞争的战略产业。同时我国集成电路发展水平离欧美日等发达国家有很大的差距，尤其是在自主知识产权的集成电路产品方面。要扭转这一局面，高素质的专业技术人才是关键，要改变这种状况，应从本科教育做起。《集成电路工艺》是微电子学专业重要的必修专业课，授课教师必须在充分熟悉半导体物理和半导体集成电路等课程的基础上，结合教学实际中存在的问题，优化整合教学内容，丰富教学手段，探索教学改革措施，培养学生的学习兴趣，提高《集成电路工艺》课程的教学质量。

一、教学内容

微电子科技是高速发展的产业推动型学科，微电子产品制造技术更是日新月异，随着工艺技术的不断发展，《集成电路工艺》课程的教学内容需要不断更新。微电子专业前期开设了半导体物理、半导体器件物理、电路分析基础、数字逻辑电路等电路课程，因而在《集成电路工艺》课程内容设置时将着重培养学生的制造工艺能力，减少器件设计和原理内容的比重，着重讲解制造工艺的内容。

根据教学大纲，《集成电路工艺》课程的教学内容可分五个部分：第一部分介绍硅衬底，主要单晶硅锭的拉制及硅片的制造工艺及相关理论；第二部分氧化与掺杂，介绍热氧化生长二氧化硅工艺，以及通过热扩散和离子注入与退火相结合的在硅片特定区域的定量掺杂工艺；第三部分薄膜制备，介绍化学气相淀积和物理气相淀积两类薄膜制备方法及工艺流程；第四部分介绍光刻工艺，现代光刻技术和刻蚀工艺；第五部分介绍工艺集成与封装测试工艺。课程共设置48学时，选用王蔚等人主编，电子工业出版社出版《集成电路制造技术――工艺与原理》（修订版）一书作为教学教材。在授课过程中，根据重庆邮电大学微电子专业实际情况酌情删减及增加相关知识，重点培养学生对硅芯片制造基本单项工艺的实际动手能力，激发学生对集成电路工艺的兴趣。

二、教学方法和教学手段

摘 要：随着集成电路工艺的不断发展，工艺模拟软件功能也在不断地改善。本文以扩散工艺为例，同时在计算机上采用SUPREM-III软件进行扩散初始条件的编辑和工艺模拟，并对结果进行比较分析，从而避免了扩散工艺复杂的工程计算。

关键词：集成电路 SUPREM-III 扩散工艺模拟

1.引言

随着超大规模集成电路技术的发展，集成电路技术领域的计算机辅助设计技术，已经成为优化半导体器件结构，提高各种集成电路性能，设计开发和研制半导器件的特性必不可少的技术手段。我在这个领域里做了一些技术工作，深深地体会到从事集成电路技术研究的技术人员必须尽快掌握这一技术，才能解决工艺中的技术问题，提高开发研制新品的能力，从而提高占领及开拓集成电路产品市场的技术实力。

SUPREM系统是用于通用集成电路及分力半导体器件工艺的计算机模拟系统。当今国际上广泛应用的是SUPREM-Ⅳ版，是开发较为完善的一种工艺模拟器。就集成电路工艺模拟的模拟功能来说，集成电路工艺模拟系统可对集成平面工艺进行全工序、全参数的顺序模拟，同时也可进行单项工艺参数的模拟，现代集成电路技术中，工艺模拟无论对于工艺的研究与开发还是对于集成电路产品的工艺设计都具有重要的意义。计算机上采用SUPREM-III完成离子注入工艺初始条件的编辑和离子注入工艺模拟，并对模拟结果曲线进行比较，并在VC6.0环境下编程模拟N＋源、漏区的典型SUPREM运行程序。本系统预先采用SUPREM-III进行扩散工艺模拟，将晶向、方块电阻、氧化时间、氧化厚度、氧化温度、扩散结深等多组数据一一对应地存储于Foxpro数据库表中，用ODBC技术实现Authorware和Foxpro数据库开放式连接。实验中通过相关查询，在Authorware内部再利用插值方式，对操作者给出的晶向、氧化温度、氧化时间、氧化厚度、扩散结深、方块电阻等进行计算后，并给出模拟结果。考虑到系统应用于教学而非工程计算，因此采用了数据库查询加差值数据拟合而非实时计算完成模拟，避免了较长时间的工程计算。系统提供了实际扩散炉设备操作面板，在计算机上完成扩散工艺控制程序的编辑以及扩散炉的操作，并得到相应操作的模拟结果。从而对扩散工艺操作过程有了更深刻的了解［1］。

2.扩散工艺模拟软件

我采用SUPREM软件来进行扩散工艺的模拟。大多数的杂质是通过离子注入来实现掺杂的，杂质的激活、注入，扩散工艺都可以进行模拟，同时可以和实际扩散工艺分布相比较。SUPREM软件包含大多数常用掺杂剂的注入参数。正常条件下，该程序可通过简单的双边高斯分布和高斯分布。还可以通过双Pearson Ⅳ型earson Ⅳ型分布来预测杂质分布情况。高版本的程序还可根据蒙特卡罗方法或者波耳兹曼传输方程来预测杂质分布情况。

3.SUPREM软件在扩散工艺中的应用

【摘要】 BCD工艺是一种先进的单片集成工艺技术，把双极器件和CMOS器件同时制作在同一芯片上。它综合了双极器件高跨导、强负载驱动能力和CMOS集成度高、低功耗的优点，使其互相取长补短，发挥各自的优点。更为重要的是，它集成了DMOS功率器件，DMOS可以在开关模式下工作，功耗极低。不需要昂贵的封装和冷却系统就可以将大功率传递给负载。低功耗是BCD工艺的一个主要优点之一。本篇文章对高性能LDMOS开发中的Double Resurf技术进行了简要阐述。

【关键词】 电源管理 LDMOS 集成电路

BCD工艺是电源管理、显示驱动、汽车电子等IC制造工艺的上佳选择。整合过的BCD工艺制程，可大幅降低功率耗损，提高系统性能，节省电路的封装费用，并具有更好的可靠性，也给了此类工艺的芯片电路在设计时更多的选择空间。 BCD工艺技术的发展不像标准CMOS工艺那样，一直遵循Moore定律向更小线宽、更快的速度方向发展。BCD工艺朝着三个方向分化发展：高压、高功率、高密度。其中高密度BCD主要的电压范围是5～50V，一些汽车电子应用会到70V。在此应用领域，BCD技术将集成越来越复杂的功能，今天，有的产品甚至集成了非挥发性存储器。

由于BCD工艺中器件种类多，必须做到高压器件和低压器件的兼容；双极工艺和CMOS工艺的相兼容，尤其是要选择合适的隔离技术；为控制制造成本，必须考虑光刻版的兼容性。考虑到器件各区的特殊要求，为减少工艺制造用的光刻版，应尽量使同种掺杂能兼容进行。因此，需要精确的工艺模拟和巧妙的器件设计。

功率输出级DMOS管是此类电路的核心，往往占据整个芯片面积的1/2～2/3，它是整个集成电路的关键。DMOS器件是由成百上千的单一结构的DMOS 单元所组成的。这些单元的数目是根据一个芯片所需要的驱动能力所决定的，DMOS的性能直接决定了芯片的驱动能力和芯片面积。对于一个由多个基本单元结构组成的LDMOS器件，其中一个最主要的考察参数是导通电阻，用Rds（on）表示。导通电阻是指在器件工作时，从漏到源的电阻。对于 LDMOS器件应尽可能减小导通电阻，就是BCD工艺流程所追求的目标。当导通电阻很小时，器件就会提供一个很好的开关特性，因为漏源之间小的导通电阻，会有较大的输出电流，从而可以具有更强的驱动能力。因此，高功率 BCD 工艺发展并不着重于减小工艺的特征尺寸，重点是如何降低控制电路的成本，优化DMOS 器件的结构，提高其击穿电压，并降低导通电阻。

对LDMOS而言，外延层的厚度、隔离结构、漂移区的掺杂浓度、漂移区的长度是其最重要的特性参数。我们可以通过增加漂移区的长度和减小漂移区的掺杂浓度以提高击穿电压，但是这会增加芯片面积和导通电阻。高压DMOS器件耐压和导通电阻取决于漂移区的浓度、外延层厚度及漂移区长度的折中选择。

因为耐压和导通阻抗对于外延层的浓度和厚度的要求是矛盾的。高的击穿电压要求厚的轻掺杂和长的漂移区，而低的导通电阻则要求薄的重掺杂和短的漂移区，因此必须选择最佳外延参数和漂移区长度，以便在满足一定的源漏击穿电压的前提下，得到最小的导通电阻。

为解决这一问题，需要在器件设计中引入Double RESURF技术，RESURF（ REduced SURface Field）技术是设计横向功率器件的关键技术之一。Double RESURF 技术在提高器件反向耐压的情况下，可使器件导通电阻明显地降低。

摘 要： 集成电路工艺学是沈阳化工大学电子科学与技术专业光电子方向的专业主干课，其课程内容多，知识面广，应用广泛，内容更新速度快。针对实验教学中教育资源利用率较低、学生自主创新能力不高的问题，本文将结合集成电路工艺学实验这门课的特点，提出了在现有实验平台的基础上，教师结合学生知识水平，巧妙地对学生进行分组实验，发挥学生主观能动性，尤其在实验内容和方式等方面做了新的尝试和探索。在实际教学过程中取得了良好的教学效果。

关键词： 集成电路工艺学 实验教学 教学改革

1.引言

集成电路工艺学是以半导体学为理论基础，研究半导体制造工艺过程的科学[1]。沈阳化工大学的集成电路工艺学课程是电子科学与技术专业的主干课，结合本科教学，增强实践能力，培养创新人才为培养目标[2]。本文结合集成电路工艺学实验这门课程，立足于现有的硬件平台，从学生的身心发展角度出发，讨论了实验课教学存在的问题，并针对问题提出了人性化的改进方法。

2.集成电路工艺学实验现状及存在的问题

2.1实验前期准备不足。

实验教师备课不充分。实验课堂问题是层出不穷的，随机的，原因也是无法预知的。因此要求教师对实验原理准确把握，对实验仪器熟练操作。而在现实中大部分教师的课前准备工作需要提高。再者学生课前不预习，等到实验的时候现看实验指导书，完全按照实验指导书的步骤做实验。

2.2教学过于依赖实验教师。

摘要：“集成电路工艺原理”是微电子学的核心专业课程，是联系半导体器件与集成电路的关键环节。针对课程实验所需的集成电路工艺线价格昂贵、成本很高、一般高校难以开设实验的特点出发，提出了以整合优化教学内容为中心，运用多媒体教学方法，辅以工艺模拟仿真实验、生产实习等实践教学，对“集成电路工艺原理”课程建设与教学改革进行了探讨与实践。

关键词：集成电路工艺原理；教学内容；教学方法

作者简介：汤乃云（1976-），女，江苏盐城人，上海电力学院电子科学与技术系，副教授。（上海?200090）

基金项目：本文系上海自然科学基金（B10ZR1412400）、上海市科技创新行动计划地方院校能力建设项目（10110502200）资助的研究成果。

中图分类号：G642.0?????文献标识码：A?????文章编号：1007-0079（2012）29-0046-01

微电子产业的快速发展急需大量的高质量集成电路人才。优秀的集成电路设计工程师需要具备一定工艺基础，集成电路工艺设计和操作人员更需要熟悉工艺原理及技术，以便获得性能优越、良率高的集成电路芯片。因此“集成电路工艺原理”是微电子专业、电子科学与技术专业和其他相关专业一门重要的专业课程，其主要内容是介绍VLSI制造的主要工艺方法与原理，培养学生掌握半导体关键工艺方法及其原理，熟悉集成电路芯片制作的工艺流程，并具有一定工艺设计及分析、解决工艺问题的能力。课程的实践性、技术性很强，需要大量的实践课程作为补充。但是超大规模集成电路的制造设备价格昂贵，环境条件要求苛刻，运转与维护费用很大，国内仅有几所大学拥有供科研、教学用的集成电路工艺线或工艺试验线，很多高校开设的实验课程仅为最基本的半导体平面工艺实验，仅可以实现氧化、扩散、光刻和淀积等单步工艺，而部分学校仅能开设工艺原理理论课程。所以，如何在理论教学的模式下，理论联系实践、提高教学质量，通过课程建设和教学改革，改善集成电路工艺原理课程的教学效果是必要的。如何利用多种可能的方法开展工艺实验的教学、加强对本专业学生科学实验能力和实际工作能力以及专业素质的培养、提高微电子工艺课程的教学质量，是教师所面临的紧迫问题。

一、循序渐进，有增有减，科学安排教学内容

1.选择优秀教材