微秒级宽带高速捷变频技术研究

开篇：润墨网以专业的文秘视角，为您筛选了一篇微秒级宽带高速捷变频技术研究范文，如需获取更多写作素材，在线客服老师一对一协助。欢迎您的阅读与分享！

摘 要： 对实现快速锁定的原理和方法进行了分析，设计了一种实现1 μs快速捷变频的方案。采用电压预置的辅助捕获方式，减小跳频的起始频差，同时利用反馈修正进行精确预置，可以极大地提高锁相跳频速度。最后对方案实现中的一些问题进行了讨论。

关键词： 捷变频； 电压预置； 反馈修正； 跳频速度

中图分类号： TN830.2?34 文献标识码： A 文章编号： 1004?373X（2013）11?0063?04

0 引 言

频率捷变信号广泛应用于雷达探测、电子战、导航定位、通信和测试系统中等，其性能指标的优劣直接影响武器装备的性能。现代局部战争中，雷达探测、电子对抗与反对抗的竞争日趋激烈，武器系统对其关键部件之一的频率源提出了越来越多的要求。其要求频率合成器输出频带宽、频率点数多、相位噪声低、杂散输出小的同时，频率转换速度要快，从发出频率转换指令开始，到频率转换完毕，并进入允许的相位误差范围所需的时间要短[1]。

目前频综技术从其合成方法上基本可分成三类：直接频率合成；间接式频率合成；直接数字频率合成（DDS）。三种方法在实现频率捷变方面各有特点，直接式在捷变速度上具有很大优势，但是大量的倍频、分频、混频、滤波环节增加了电路的体积和复杂度，方法移植性差；锁相式频率源具有频带宽，频谱纯，结构简单，利于小型化、集成化，噪声低的优势，被广泛应用在各种电子设备和系统中，但其缺点是频率转换时间慢；DDS具有细分辨，捷变速度快的优势，缺点是杂散较大。如果能够将三种方法有效的结合起来，以锁相环为主体，DDS和直接式为辅助，采用有效的措施降低主环锁定时间的同时可以大大改善合成器的各种性能参数，如体积大小、频率分辨率等[2?3]。

一般的锁相式频率合成器跳频时间都在数十微秒到数百微秒，如果能够将锁相式频率合成器的跳频时间缩短到数微秒甚至1 μs之内无疑将有重要的意义。目前提高锁相源跳频速度的方法主要采用辅助捕获法，其中以减小起始频差的电压预置方法使用最广泛。本文主要关注的是如何提高锁相环的锁定速度，并应用到具体的合成器研制中。

1 锁相环快速捷变原理分析

由于应用鉴频鉴相器的锁相环比传统应用正弦模拟鉴相器的锁相环具有快得多的锁定速度[4]，故本文只对应用鉴频鉴相器的锁相环进行讨论。

鉴频鉴相器在起始频差较大时表现为非线性，只有频差较小时才近似表现为线性。其工作过程可根据所加输入频率阶跃的大小分为两部分：牵引过程和锁相过程。若输入频率阶跃在锁定带内，则锁相环仅发生锁相过程；若输入频率阶跃较大，超出锁定带范围，则锁相环既发生牵引过程又发生锁相过程[5]。锁定带的概念为，输入参考频率与压控振荡器输出频率偏差使锁相环在一个单拍周期内获得锁定，则参考频率与反馈频率差值的大小即为锁定带大小。

电荷泵锁相环的牵引过程属于一种紊乱过程，它是一个瞬态过程，同时也是一个频率捕获过程，可用锁相环的频率特性作近似分析。而在锁定带内，电荷泵锁相环为相位捕获过程，可近似采用线性系统理论分析。采用二阶有源比例积分滤波器的锁定带为[4]：