基于FPGA的E1信号校验电路的设计

开篇：润墨网以专业的文秘视角，为您筛选了一篇基于FPGA的E1信号校验电路的设计范文，如需获取更多写作素材，在线客服老师一对一协助。欢迎您的阅读与分享！

【摘要】 针对通信中的基群信号传输校验问题，本文提出了一种基于fpga的e1信号校验分析电路的实现方法。根据ITU-T的相关规定，以E1信号为对象分析了CRC-4校验原理，采用VDHL语言完成建模和仿真运行，在FPGA中较好地实现了信号的CRC-4校验。

【关键词】 E1 FPGA CRC校验

在SDH网络传输中，正确分析信号是必需的，且要求其能够准确、完整地对映射进来的PDH信号进行分析及处理。传输系统中E1信号是PDH数据的基本帧单元，为了判断在传输过程中是否发生错误，需要采用ITU-T规定的CRC校验，以便保证信号的正确传输。

本文提出了一种基于FPGA的E1信号校验分析电路。FPGA是当今应用最广泛的可编程专用集成电路之一，具有静态可重复编程和动态在系统重构的特性，极大地提高了电子系统设计的灵活性和通用性。基于FPGA设计的E1数据校验电路，处理速度快、便于升级。

三、FPGA实现

本设计中，采用8位序列信号，生成CRC-4位校验码。

根据校验原理，分别定义：clock为系统时钟信号，nrst为复位信号，sda为8位有效输入信号，datcrc_o为带4位冗余的12位CRC校验码输出。

在接收端，根据信息码和CRC码之间所遵循的规则进行检验，以确定传送中是否出错。接收方将接收到的二进制序列数（包括信息码和CRC码）除以多项式，如果余数为0，则说明传输中无错误发生，否则说明传输有误。

四、结束语

本文以E1信号传输分析的设计为背景，着重阐述了基于FPGA的E1信号的CRC成帧实现方法。从 E1 帧结构、CRC帧的RTL实现入手，仿真验证了校验结果。

采用 FPGA 来完成信号分析模块的一体化设计，不仅可以提高系统的功能扩展性和集成度，减少硬件和软件设计的复杂度， 还可以缩短系统开发周期，升级容易。本设计基本完成原理性开发，形成应用产品还需做很多工作。

参 考 文 献

[1] ITU -T G.704 Synchronous frame structures used at1544，6312，2048，8448 and 44736 kbit/s hierarchical levels[S]. Geneva：ITU，1998

[2] T.V. Ramabadran，S.S. Gaitonde. A Tutorial on CRC Computations[J]. IEEE Micro. Aug 1998

[3] Stefan Sjoholm，Lennart Lindh著，边计年，薛宏熙译. 用VHDL设计电子线路[M]. 北京：清华大学出版社，2000（第1版）

[4] 唐晓辉，杨双，李云. 一种基于FPGA的快速CRC算法及实现[J]. 桂林航天工业高等专科学校学报，2009，14（1）

[5] 潘勇，袁慧梅，侯长宏. 基于FPGA的误码仪IP核的设计与实现[J]. 仪表技术与传感器，2009，（3）：27-29