一种基于FPGA的时序控制模块设计
开篇：润墨网以专业的文秘视角，为您筛选了一篇一种基于FPGA的时序控制模块设计范文，如需获取更多写作素材，在线客服老师一对一协助。欢迎您的阅读与分享！
摘 要：文章提出了一种基于fpga控制天线和接收机的办法，时序控制板接收到控制码后根据要求生成具体的控制信号（一本振，二本振，移向码等信息），再将控制信号实时发给AD板，同时用串码将控制信息传给天线和接收机。本设计以EP1SGX25DF672I6为主要部件，该模块已在某型号中应用，其工作稳定可靠，抗干扰能力强。
引言
接收机和天线是雷达系统关键的部件。一般相控阵雷达天线阵元或子阵都是通过移相器来实现，波束控制系统计算控制阵面每只移相器的相位，从而在阵面不转动的情况下实现天线波束的指向变化[1]。控制接收机时，需要把一本振、二本振的控制信息码送给频率源，使其输出所需频点的本振信号。文章提出了一种控制天线和接收机的办法，由FPGA实现，主控芯片选择ALTERA公司的EP1SG
X25DF672I6。
1 硬件设计
时序控制模块在系统中的位置如图1所示，控制模块从光纤接收DSP板发过来的控制码，再根据控制码控制三个天线和三个接收机，同时将当前工作状态发给AD采集板。
模块中FPGA采用ALTERA公司Stratix系列器件EP1S60。该系列是ALTERA公司于2002年新推出的高密度FPGA器件，基本结构主要包括：逻辑阵列块（LABs），每个逻辑阵列块由10个逻辑单元（LE）组成，LABs用于实现用户设计的逻辑功能；输入输出块（IOBs），IOBs提供封装引脚和LAB之间的接口，LABs利用一个通用的布线矩阵实现互连。[2]这个布线矩阵由位于水平和垂直布线通道交叉点上的一组布线开关构成；数字信号处理（DSP）块，DSP块由硬件乘法器、加法器、减法器、累加器和流水线寄存器组成，能够高效地实现高精度的DSP功能；此外，Stratix系列器件结构还包括存储块，时钟延迟锁相环等电路。
时序控制模块的内部结构如下：模块外接5V电源，通过MIC37501产生3.3V和1.5V电压给FPGA供电。FPGA控制信号通过100芯J30J控制天线、接收机，通过37芯J30J反馈控制信息给AD采集板，驱动74LCX541和74FCT16424用来转换电压。该设计中配置器件 EPC16采用被动串行方式加载 FPGA。（图2）
2 软件设计
2.1 模块中器件的控制要求
（1）接收机控制。一本振控制：工作模式为1时，一本振为UCF（取值1-6），工作模式为2时为扫描模式，一本振从1到6循环，一本振驻留时间为UST；工作模式为3时为重点扫描模式，一本振以驻留时间UST从minFQ到maxFQ循环。二本振控制：二本振以周期ST在0，1，2之间循环。
（2）天线控制。天线的控制与接收机的控制相似，工作模式为1时波位选择输入的固定波位，三个阵面的当前波位分别为BeamPos_1，BeamPos_2，BeamPos_3（取值1-24）；工作模式2时为扫描模式，三阵面当前波位从1到24循环，每个波位驻留时间为UBT；模式3时为重点扫描模式，当前波位从最小波位（minBP）到最大波位（maxBP）循环，每个波位驻留时间为uBT。
2.2 生成接收机控制码
工作模式为1时直接光纤接收一本振；工作模式为2时，第N个周期时一本振为（N-1）%24+1；工作模式为3时一本振为minFQ +（N-1）%D（D=maxFQ-minFQ）。获得一本振后再根据接相关协议生成串码控制接收机。
以接收的ST为周期直接循环得到二本振。
2.3 生成天线控制码
控制天线时可以与一本振相似的办法获取当前阵面波位，然后根据当前阵面波位读取移向码。系统一共三个阵面，每个阵面24个波位，每个波位14个两字节移向码。通过光纤接收的1008（3*24*14）个移向码被写入双口RAM里，写地址如表1所示：
工作模式为1时，第一个阵面第一个移向码低字节的读地址为（BeamPos_1-1）*28+1，第二个移向码低字节读地址为高低字节的读地址为（BeamPos_1-1）*28+3，依次递推；第二个阵面第一个移向码低字节的读地址为（BeamPos_2-1）*28+673；第三个阵面第一个移向码低字节的读地址为（BeamPos_3-1）*28+1345。
工作模式为2时，第N个周期时（令K=（N-1）%24；K=0，1……23）第一个阵面第一个移向码低字节的读地址为k*28+1，第二个移向码低字节读地址为k*28+3，依次递推；第二个阵面第一个移向码低字节的读地址为k*28+673，第三个阵面第一个移向码低字节的读地址为k*28+1345。
工作模式为3时，第N个周期时（令K=（N-1）%D；K=0，1……D-1，D=maxBP-minBP）第一个阵面第一个移向码低字节的读地址为（minBP+k-1）*28+1，第二个移向码低字节读地址为（minBP+k-1）*28+3，依次递推；第二个阵面第一个移向码低字节的读地址为（minBP+k-1）*28+673，第三个阵面第一个移向码低字节的读地址为（minBP+k-1）*28+1345。
2.4 串口发送
移向码信息以同步串口协议传给天线，串口由数据din，时钟sclk，和片选nsync组成，效果如图3所示。
串口程序模块如图4所示，其中输入时钟为10M。
3 结束语
该模块同时完成了对接收机和天线系统的控制与监控，在一片FPGA上完成时序和对天线接收机的监控，提高了效率，节省了资源和功耗，减小了设备体积，在某些体积要求高的项目里有重要意义。
参考文献
[1]张宇驰.基于FPGA平台的波控系统设计[D].南京理工大学，2012，
[2]孙强毅.基于FPGA的中频数字接收机设计与实现[J].信息科学，2009.
作者简介：刘立业（1988，04-），男，安徽岳西，汉族，硕士，助理工程师，研究方向：数据采集。