一种具有过温和短路保护的低压LDO设计
开篇：润墨网以专业的文秘视角，为您筛选了一篇一种具有过温和短路保护的低压LDO设计范文，如需获取更多写作素材，在线客服老师一对一协助。欢迎您的阅读与分享！
摘 要:在分析各种低压ldo结构的基础上,设计了一款新型的基于0.18 μm CMOS工艺的LDO低压降线性电压调整器。该LDO电路采用了折叠低压带隙和折叠共源共栅结构的运放,采用密勒补偿以保证整体LDO的稳定性。具有很低的输入/输出电压差、超低的静态电流,良好的负载调整能力、线性调整能力和良好的电源抑制特性,此外,还具有过温保护和短路保护电路,保证电路的安全工作。该电路配以简单外部设备即可为各种电子产品提供灵活、高效、可靠的电源解决方案,大大降低了设计成本。关键词:低压LDO; 低压带隙; 误差放大器; 过温保护; 短路保护
中图分类号:TN710-34文献标识码:A
文章编号:1004-373X(2010)22-0019-05
A Novel Design of Low Voltage LDO with OTP and SHD
WANG Yu-sheng, MA Qiang, BAI Wen-juan, WANG Zi-ou
(Soochow University, Suzhou 215006, China)
Abstract: A novol low voltage LDO based on the 0.18μm CMOS process technology was designed based on the analysis of low voltage LDO with different structures. The LDO circuit adopts folded low voltage bandgap and operational amplifier with folded cascode structure. It uses miller compensation to assure the stability of LDO. This structure has low input-output dropout voltage, ultra-low quiescent current, good load adjustment capacity, good linear adjustment capacity and good power supply rejection characteristics. In addition, the over-temperature protection and short circuit protection circuit guarantee the circuit safe. Accompanying with a simple external devices, the circuit can provide a flexible, efficient and reliable power solutions, and reduce the design cost significantly.Keywords: low-voltage LDO; low voltage bandgap; error amplifier; over-temperature protection; short circuit protection
0 引 言
随着电子技术的发展,尤其是目前便携式产品的迅速发展,电源IC发挥的作用越来越大,同时电子市场对电源管理IC的需求也越来越高[1]。电源电路的性能良好与否直接影响着整个电子产品的精度、稳定性和可靠性。
低压LDO需要有低压误差放大器和低压带隙,其中低压带隙同样需要低压运放。在本文中采用特殊结构的低压运放,以免在增加电荷泵的同时,也增加了功耗和电荷泵波动对输出电压的影响。但是采用低压运放也有缺点,这种结构的运放一般较为复杂,需要进行多级级联,并且需要增加复杂的补偿电路来确保整个电路的稳定性。
本文所设计的电路从总体上可划分为电压基准源(BANDGAP),误差放大器(ERR-AMP),过温保护电路(OTP),短路保护电路(SHD),使能控制和驱动模块(调整管、反馈网络、补偿元件)等几个模块组成,其中输出电容是外置元件,用于频率补偿及改善瞬态特性。
1 电路的设计与分析
1.1 带隙基准电路
在数字和模拟电路中,对基准电压源的要求越来越严格,他们必须对温度以及供电电压是不灵敏的,例如锁相环、存储系统以及模/数转换电路中的比较器等。目前,这些电路都是通过CMOS技术来实现;相应的,带隙基准电路不仅要工作在低电压下,同时也要通过典型的数字CMOS技术来实现。
目前有两个主要的因数限制了低压基准源的实现,第一个是传统的带隙基准源的输出电压大约为1.25 V,因而其供给电压不可能低于这个值;第二个是基准电路中所使用的放大器的供给电压的大小以及共模电压输入范围都不能提低。文献[2]中的基准源采用了电流模型的方式,然而这个电路虽然有可能解决供电电压限制的难题却需要额外增加一个启动信号,并且它的器件必须是耗尽型的,这种工艺是无法用典型的BICMOS工艺来实现的;文献[3-4]中分别采用衬底驱动及调节阈值电压的方法来降低供给电压,以实现低压基准源,但这些电路很容易受到噪声信号的影响,这些噪声是由于反馈信号通过衬底来传输而产生的。所以,本文提出了一种低压基准电路来解决上述所提到的问题,此电路最低可工作于1 V。
1.1.1 低压带隙基准电路
如图1所示,为了降低电源电压,该电路对传统带隙进行了VP和VN两点到地的折叠[5]。负反馈回路包括运放和一对匹配电流源,保证VP=VN。因此,电流I1A和I2A与Q1的基极-射极电压(VBE1)成正比,通过R3的电流与电压ΔVBE成正比。那么,电流IMP2是通过电阻R2和R3电流的总和,与VBE1+KΔVBE成正比。通过设置电阻R1=R2,则I1A=I2A。Q2的发射极面积为Q1发射极面积的NП都偕杷有的PMOS晶体管都工作在饱和区,MP1 和MP2两个晶体管完全相同,相同的宽长比使得这两路电流相等,MP3晶体管的宽长比是MP1 和MP2宽长比的m倍。所有PMOS晶体管的栅极连在┩一个节点(VC),那么PMOS晶体管的漏电流可以表示为:
IMP3=mIMP1=mIMP2(1)
I1B=I2B(2)
I2B=ΔVBER3=VTln nR3(3)
IMP2=VBE1R1+VTln nR3(4)
由上面几个公式可以得到Vbg的表达式:
VBG=IMP3R4=m(VBE1R1+VTln nR3)R4(5)
该电压也是不随温度变化的。以上分析可知,上面电路得到的电压和电流都是与温度无关的。这有助于整体电路的稳定。
图1 低压带隙结构
1.1.2 带隙结构中的低压运放
图2所示的是由NMOS差分对组成的一个二级运放,偏置电压VB由VBE1提供。为了获得足够的相位裕度,NMOS阵列的运放增加了RC补偿网络。在电路中,输入晶体管的栅电压被偏置在带隙中双极性晶体管的电压差(0.65 V)。电路中M4和M5的偏置电流大于尾电流,以防止折叠电流镜中的电流降至0 。当差分输入一端为0时,另一端达到最大。差分级的电压增益可以表示为:
Avd-gM1(r//ro9)(6)
式中:rro7+(ro2//ro5)(1+gMro7),输出级的电压增益为:
Avs-gM11(ro10//ro11)(7)
电路的总增益为:
Avo=AvdAvs=gM1gM11(r//ro9)(ro10//ro11)(8)
P型扩散层用于所有的电阻,在带隙结构中,设置M=1,则晶体管MP1,MP21和MP31中的电流相同,漏源电压也相等,与电源电压的大小无关。因此,需要一个温度系数比较低的VBG可以由温度系数较低的电阻R4上的压降获得。
图2 低压带隙中使用的NMOS阵列的OTA
1.1.3 启动电路
针对上述的低压带隙结构提出了一种启动电路,如图3所示。低压带隙电路上电时,可能进入两个状态,一是正常工作状态,另一个状态是VP和VN为低电平,误差放大器的输入管关断,VC为高电平,MP1,MP2,MP3关断,整体电路停止工作。
启动电路的作用是要确保电路上电后正常工作,整个电路停止工作时,VP的电压低于NMOS的阈值电压,启动电路开始工作,VP是低电平,这会使M23关断,从而使M17 ~M22开启,将VP电压的拉升上去,使带隙进入工作状态。此时VP为高电平,M23开启, M17 ~M22关断,此时,启动电路对正常工作的带隙基准电路不产生影响。
图3 适用于低压带隙的开启电路
1.2 误差放大器的设计
反馈电压和带隙的基准电压作为误差放大器的输入。误差放大器第一级是折叠式共源共栅结构,目的是获得较高的增益,而且输入共模电平可以设置的很低。第二级电路采用了源跟随器,目的是调节输出共模电平。I98和MC作为密勒补偿,I119和I120用于消除共轭极点,用于保证良好的稳定性。如图4所示。
图4 低压误差放大器
1.3 过温保护电路和短路保护电路
1.3.1 过温保护电路
过温保护电路如图5所示。VP信号的电压值是二极管的导通电压,具有1.8 mV/℃左右的负温度系数,因此,随着温度上升它会不断降低。而VN信号几乎不随温度变化。
图5 过温保护电路
比较器的作用是比较两个模拟输入信号而产生┮桓霆二进制的输出。当正负输入差值为正时,输出为高电平;当正负输入差值为负时,输出为低电平。比较器的两个重要参数是精度和速度。精度决定了实现输出状态改变所需要的最小输入变化量,它主要由比较器的开环增益决定;速度反应的是输入激励到输出响应之间的时延。比较器的具体电路如图6所示[6-7]。
1.3.2 LDO的稳定性和补偿
LDO是一个负反馈的系统,往往存在稳定性的问题。在LDO应用过程中,为了得到稳定可靠的输出,LDO的环路必须要被仔细的设计,避免输出产生振荡。在环路中加入几个被精心设计的极点以及零点,使LDO在环路在不同的使用条件下都能满足足够的相位裕度。
图7(a)中节点1,2,3处都存在一个极点。如果误差放大器由多极构成,其内部也存在极点,但一般可以通过放大器内部的 miller补偿解决。为了提供足够的电流,导通部件的面积一般较大,相应地,节点1处的寄生电容也较大,所以节点1处的极点wp1在低频。节点3处的寄生电容较小,节点3处的极点wp3在高频,可以不考虑。
本文采用的是ESR补偿,通过外接的电容Cout和电容上等效串联电阻RESR产生的零点进行补偿,如┩7(b)所示。
只要将零点放置在合适的位置,系统即可稳定,如┩8所示。
1.3.3 短路保护电路
短路保护电路的作用是当LDO发生意外短路时,能够及时提高导通管的栅压,限制输出电流急剧变化,防止造成器件过热而损坏,使LDO能够在各种环境下都能安全可靠地工作。也正因为如此,本文设计了短路保护电路,如图9所示。
图6 过温保护电路中的比较器电路
图7 ESR补偿电路及其开环交流小信号图
图8 采用ESR补偿的LDO的零极点位置示意图
图9 短路保护电路
M3,M4的栅压由误差放大器的偏置电压提高。所有管子都工作在饱和区。当LDO正常工作时,输出电压Vout的采样信号VN的电压值大于VP信号的电压值,比较器输出低电平信号控制M8管关断,此时,电阻R上有较大的压降,VSP信号的电压比较低,约为0.2 V,当电路出现输出端短路或过度超载情况时,输出电压会突然降低导致VN小于VP,此时,比较器输出由低电平转向高电平,M8导通。由于电阻被大管子M8短路,VSP将升高至1.4 V左右。
2 LDO的整体设计与仿真
2.1 LDO整体架构的电路设计
该电路从总体上可划分为电压基准源(BANDGAP),误差放大器(ERR-AMP),过温保护电路(OTP),短路保护电路(SHD),使能控制和驱动模块(调整管、反馈网络、补偿元件)等几个模块组成,其中输出电容是外置元件,用于频率补偿及改善瞬态特性。其整体框图如图10所示。其中使能信号EN通过反相器得到两个反相的信号以控制不同的电路。
2.2 LDO整体架构的版图设计
本文所设计的LDO电路基于UMC MIXEDMODE CMOS 0.18 μm工艺,所用到的器件主要有:NMOS,PMOS,P+POLY电阻,Metal1-Metal2电容以及PNP管。其中PNP管是CMOS工艺中寄生的纵向PNP,LDO整体电路的版图可分为带隙基准、运放、比较器等几个主要模块,其中大电阻位于两侧,MOS电容位于右下方。整体版图如图11所示。
图10 LDO的整体结构图
图11 LDO整体电路的版图
2.3 LDO整体架构的仿真
根据各个模块的设计指标和整体的功能要求,利用HSPICE CMOS 0.18 μm工艺库对整体电路的各种主要性能进行了详细的仿真,为了获得较好的整体性能,各个设计指标之间进行了优化和折中,下面依次给出各种性能相关的仿真结果。
(1) LDO频率响应仿真。
本文采用的补偿方法是通过输出电容产生的ESR电阻产生的零点来实现频率补偿的。从图12的仿真结果中可以看出,电路的低频增益为88 dB,电路相位裕度为65°,具有良好的稳定性。
图12 LDO频率响应仿真
(2) 负载瞬态响应仿真。
图13所示仿真结果表明,负载电流在0～300 mA变化时,其输出电压的变化范围小于20 mV,具有良好的负载瞬态特性,完全符合设计指标的要求。
(3) 线性瞬态响应仿真。
线性瞬态响应描述的是当输入电压变化时,输出电压保持恒定的能力。它是┮桓霆在大信号范围内定义的参数。如图14所示。
图13 负载瞬态响应仿真
图14 线性瞬态响应仿真
3 结 语
本文采用的补偿方法是通过输出电容产生的ESR电阻产生的零点来实现频率补偿的。从上面的仿真结果中可以看出,电路的低频增益为88 dB,电路相位裕度为65°,具有良好的稳定性;负载电流在0～300 mA变化时,其输出电压的变化范围小于20 mV,具有良好的负载瞬态特性;Vin在1.2～2.0 V之间变化时,其输出电压的变化为150 mV,线性瞬态特性满足了设计指标的要求。
参考文献
[1]亦光.电源IC发展趋势综述[J].电子测试,2007,12:4-6.
[2]WARE K M, LEE H S, SODINI C G. A 200 MHz CMOS phase-locked loop with dual phase detectors [J]. IEEE Journal of Solid-State Circuits, 1989, 24(6): 192-193.
[3]ANNEMA A J. Low-power bandgap reference featuring DTMOST [J].IEEE Journal of Solid-State Circuits, 1989, 24(6): 1560-1568.
[4] ALDOHAIEL Adil, YAMAZAKI Akira, ISMAILMohammed Ismail. A Sub-1 volt CMOS bandgap voltage reference based on body-driven technique [C]//The 2nd Annual IEEE Northeast Workshop on Circuits and Systems. Saudi Arabia: Buraydah Co-llege of Technology, 2004: 5-8.
[5]LIN Yeong-tsair,Chung Wen-yaw, WU Dong-shiu, et al. A low voltage CMOS bandgap reference [C]//IEEE NEWCASE Confesence 2005. 3th IDOI. Taiwan, China: Chung Yuan Christian University, 2005: 227-230.
[6]华京.低压LDO的研究和设计[D].苏州:苏州大学出版社,2009.
[7]帅柏林.LDO线性降压变换器的设计及相关器件建模[D].苏州:苏州大学出版社,2007.
[8]MALCOVATI P, MALOBERTI F, FIOCCHI C, et al. Curvature compensated BiCMOS bandgap with 1 V supply voltage [J]. IEEESolid-State Circuits, 2001,36: 1076-1081.
[9]SHENG Jing-gang, CHEN Lhi-liang , SHI Bing-sue.A 1 V supply area effective CMOS bandgap reference[C]//2003 Proceedings 5th International Conference on ASIC. Beijing: Tsinghua University, 2003: 619-622.
[10]毕查德.拉扎维.模拟 CMOS 集成电路设计[M].陈贵灿,译.西安:西安交通大学出版社,2003.
[11]ALLEN Phillip E, HOLBERG Douglas R.CMOS模拟集成电路设计[M].冯军,李智群,译.2版.北京:电子工业出版社,2003.
[12]白文娟,王子欧,华京.一种新型的0.5 V全差分运放的设计[J].现代电子技术,2010,33(4):5-7,11.
[13]白文娟.一种新型的LDO设计[D].苏州:苏州大学出版社,2010.