600Mbps LVDS发送器设计
开篇：润墨网以专业的文秘视角，为您筛选了一篇600Mbps LVDS发送器设计范文，如需获取更多写作素材，在线客服老师一对一协助。欢迎您的阅读与分享！
【摘 要】本文设计了一款兼容ANSI/TIA/EIA-664标准与IEEE 1596.3标准的LVDS（Low Voltage Differential Signaling）发送器。该芯片由4路LVDS发送器构成，以N型P型开关对管电流模的方式实现、带隙基准源提供共模电压及参考电流、并加入了预加重电路以提高高数据传输速率下芯片性能。采用GSMC 0.18um 1P4M CMOS工艺流片验证，测试结果显示，该芯片具有277-370mV的差分输出范围，共模输出1.2-1.3V，最高数据传输速率为600mbps。
【关键词】lvds；N/P对管；预加重
0 引言
LVDS（Low Voltage Differential Signaling）以其良好的抗共模干扰、较低的功耗、等特性解决了PCB上点对点（point-to-point）的信号传输问题[1]，只要传输介质在一定的噪声容限内能够将信号传送到接收端，接口都能有效地识别。LVDS标准也因此成为了在多种领域都能得以应用的接口标准。
此外，LVDS不但不受工艺技术及水平的限制，还可以应用在不同的电源电压系统中，同时能在PCB或普通电缆上传输，因而有非常广泛的应用范围[2]。
LVDS标准由美国国家半导体公司主导的TIA推出并被TIA/EIA接纳为ANSI/TIA/EIA-664标准之后，又在IEEE上强力推行，借由SCI标准下子标准低功耗SCI-LVDS定义了IEEE 1596.3标准[3]。国际上各大芯片厂商纷纷推出相应的芯片，但国内相关研究仍然较少，国产LVDS芯片更是难觅踪迹。本文采用标准CMOS工艺实现了一款兼容ANSI/TIA/EIA-664与IEEE 1596.3标准的LVDS发送器，最高信号传输速率为600Mbps，为国内相关设计提供了参考。本文将对电路关键部分做详细介绍。
1 LVDS发送器构架
图1 LVDS发送器结构框图
如图1所示LVDS接收器主要由数字部分、主电路部分、偏置电路及使能电路组成。其主要功能是将标准CMOS/TTL信号转化为，共模电压1.25V、差分电压350mV的LVDS信号输出。
其中数字部分主要是对输入电压的整形，增强其驱动能力，产生主电路中开关对管控制信号和预加重电路控制信号；主电路主要包括共模反馈电路、开关对管和预加重电路，以及一系列电流镜；偏置电路则产生共模反馈参考电压，以及主电路所需要的参考电流；最后使能电路则是用以产生数字部分、主电路部分以及偏置电路部分的使能信号。
2 数字部分电路
数字部分电路包含开关对管控制信号产生电路和预加重控制信号产生电路。
图2 开关对管控制信号产生电路
上图为开关对管控制信号产生电路。将输入信号Vin经过三级反相器整形之后，一路经过一级常通传输门和一级反相器再与ENB使能信号经过或非门产生Vinp开关对管中P型MOS管的控制信号；另一路经过两级反相器再与ENB使能信号经过或非门产生Vinn开关对管中N型MOS管的控制信号。
要使电路能够正确有效地识别出输入高低电平，输入信号高电平必须在2.0V以上，低电平必须在0.8V以下，这是兼容TTL信号输入的关键，在单路信号转换为差分信号之前所经过的反相器的级数和尺寸决定了识别电平。
同时为了使两路控制信号延迟一致，采用了添加一级常通传输门的做法。
图3 预加重电路控制信号产生电路
将输入信号Vin经过4级反相器后的Ain及5级反相器后的Bin取出，各自经过一级反相器及常通传输门再与原信号Ain/Bin经过与非门再将这两路的结果经过与非门产生A再经过一级反相器产生B，从而产生在Vin翻转时产生脉冲的预加重电路控制信号。
在这里脉冲信号的位置以及宽度都是需要注意的地方。由于信号的翻转速度的大小决定了这个宽度不能太窄也不能太宽，太窄效果不明显，太宽会带来过冲现象，所以反复的仿真修改还是很必要的。经验表明脉冲信号的起始点要尽量同步于信号开始要翻转的点。不易过早，过早会带来不希望的过冲，太晚也会有过冲，与此同时预加重电流的大小也应作相对应的改变。
3 主体电路
主电路主要包括共模反馈电路、开关对管和预加重电路，以及一系列电流镜。发送器的驱动电路通常有两种结构。
图4 主模块电路
它们的区别在于开关对管的形式，一种采用NMOS和PMOS互补的形式，其优点是漏电流小，布线容易，缺点是很难控制输出端使其出现高阻态[4-5]；另一种采用全NMOS的形式，优点是布局容易，且易在输出端实现高阻态，缺点是布线上很难高度匹配，且在信号转换过程中有可能存在较大的漏电流[6-7]。
在这里我们选用NMOS和PMOS互补的形式，主模块电路图如图4。
图4中包括共模反馈电路、开关对管和预加重电路，以及一系列电流镜。共模电压用两颗串联的大电阻采样。以开关对管为主体，电流源分三类且NMOS电流镜和PMOS电流镜对称，从左到右为反馈电流、偏置电流、预加重电流。
4 基准源
基准源部分需要提供共模参考电压以及主模块中所有电流的源头参考电流。
图5 参考电压产生电路
基准电压产生电路，采用带隙基准电路设计实现。从面积考虑，其中的运算放大器采用最简单的二级结构：由第一级的带有无源电流镜的差动放大器和第二级以有源电流镜为负载的共源级放大器共同组成。电路最左端的部分是启动电路，上电瞬间将放大器输入端拉低，给输入端充电，用以加快电路上电Vb生及稳定时间。
图6 参考电流产生电路
基准电流产生电路，采用带负反馈环路的差动放大器实现，参考电压为上一电路产生的基准电压，在基准电压稳定不变的情况下，电流几乎只由反馈环路之下的三个串联电阻决定。在这里电阻采用了不同结构：扩散电阻和多晶硅电阻，利用其相反的温漂系数使得基准电流几乎与温度无关。
5 版图及测试
图7 LVDS 发送器芯片版图
该芯片采用GSMC 0.18μm 1P4M 工艺进行流片验证，由4路LVDS的发送器构成一个芯片。图7为芯片版图。测试结果表明该芯片具有277-370mV的差分输出范围，共模输出1.2-1.3V，最高数据传输速率为600Mbps。图8为测试眼图。
图8 LVDS 发送器输出端眼图
6 结论
本文设计了一款兼容ANSI/TIA/EIA-664标准与IEEE 1596.3标准的LVDS（Low Voltage Differential Signaling）发送器。采用GSMC 0.18um 1P4M CMOS工艺流片验证，测试结果显示，该芯片具有277-370mV的差分输出范围，共模输出1.2-1.3V，最高数据传输速率为600Mbps。达到设计目标，为国内MLVDS接口芯片设计提供了参考。
【参考文献】
[1]WANG Hui， CHEN Ying-mei， YI Lv-fan， et al. Jitter analysis and modeling of a 10 Gbit/s SerDes CDR and jitter attenuation PLL[J]. The Journal of China Universities of Posts and Telecommunications， 2011， 18（6）： 122-126.
[2]美国国家半导体.2004.LVDS用户手册：低压差分信号传输[Z].3版.http：//.
[3]National Semiconductor.1995.11.Electrical Characteristics of Low Voltage Differential Signaling （LVDS） Interface Circuits， ANSI/TIA/EIA-644[S].Telecommunications Industry Association.
[4]John W.Fattaruso，Dallas.2010.TX. Low Power Low Voltage Differential Signaling （LVDS） Output Drivers. US，7777531 B2[P].
[5]Rober M. Reinschmidt， Hollis， Dilip Krishnamurthy， Nashua. 2006.8. LVDS Input Circuit With Extended Common Mode Range.US，7088166 B1[P].
[6]G. Mandal， P. Mandal. 2004. Low power LVDS transmitter with low common mode variation for 1 Gb/s-per pin operation[J]. ISCAS，Vol.1：1120-1123.
[7]Richard W. Cook， E. Waterboro， Stephen J. O’Brien， Scarborough， Roy L. Yarbrough， Hiram. 2004.7. Low Voltage Differental Swing （LVDS） Signal Driver Circuit with Low PVT Sensitivity. US， 6788116 B1[P].