VOIP语音网关的硬件实现关键技术分析

开篇：润墨网以专业的文秘视角，为您筛选了一篇VOIP语音网关的硬件实现关键技术分析范文，如需获取更多写作素材，在线客服老师一对一协助。欢迎您的阅读与分享！

摘要：voip语音网关在传统的电话交换网络和IP网之间架起了一座桥梁，大大加快了VOIP的普及和发展脚步，有很好的商业价值。对于VOIP语音网关的功能进行了详细的介绍，然后对语音网关各个组成器件的型号，功能特性，使用方法，硬件结构，接口方式等进行分析。

关键词：VOIP；终端设备；语音网关

中图分类号：TP334.2

文献标识码：A

文章编号：1672-3198(2009)13-0302-02

1　VOIP语音网关概述

1.1　VOIP语音网关的功能简介

通信网中有两种格局一种是复杂的网络配以简单的终端；一种是简单的网络配以复杂的终端。在传统的电话交换网中我们一直采取了前一种方式，即用功能完备的交换机提供了复杂的功能实现从而使终端一电话达到了简易。在IP网中，我们会发现，使用了后一种策略，即统一简单的IP网络配以各个功能复杂、处理能力强的终端。基于嵌入式系统的语音网关，集成了电话和计算机技术为一体，实现了语音的数模转换；语音的压缩／解压缩，以及IP语音包的打包和拆分，并提供了PSTN的相关信令等功能。

1.2　VOIP语音网关的功能设计

这里开发的语音网关提供了4个模拟语音接口，可以连接电话机或传真。该语音网关还提供一个以太网(Ether-net)接口以接人IP网络，以提供实时的高质量的基于IP网络传输的语音服务。使用本网关，用户可以利用现有的普通电话机以极低的费用拨打本地，国内和国际电话；企业级用户也可利用本网关实现在Internet上的免费通话。该语音网关使用多种语音压缩技术，使得在保证语音传输质量的同时，只需占用用户较少的带宽。

1.3　VOIP语音网关的结构设计

在硬件功能模块的具体设计中，为了使设计合理，确保测量的精度，以获得最佳的设计效果，应该注意以下几个设计原则；(1)用最新或是功能更完善的芯片，功能强的芯片使系统的精度和可靠性得到了保证。(2)电路设计上应该留有余地，以考虑将来扩展和修改的需要，因为软件的升级比硬件要方便得多，而且往往只要修改或添加软件中数据。处理的模式或算法，就可以大幅度地提高系统的功能。(3)以软件代硬件。(4)选用HCMOS工艺的芯片，目的是降低功耗。(5)仔细讲究布局布线。

2　VOIP语音网关的硬件实现技术分析

2.1　ARM处理器$3C4510B

ARM具有领先的技术和优越的产品性能。由于ARM技术方案架构具备低功耗、高效能、低成本以及小体积等特性，使得ARM得到了众多用户。ARM的16/32位嵌入式处理器技术是世界上应用最为普遍的微处理器结构。芯片S3C4510B各功能模块除了ARMTTDMI核以外。S3C4510B比较重要的片内功能模块包括：2个带缓冲描述符的HDLC通道(2-channal HDLCs with DMA)；2个DART通道；2个GDMA通道；2个32位定时器(32BIT TIMER)；18个可以编程的I/O口；一个IIC接口。其中几个重要模块包括：(1)Ethernet控制器，Ethernet控制器集成在S3C4510B上，使该芯片方便了在以太网的应用。(2)HDLCHigh-Level Data Link Control)高层数据链路协议。(3)DART。2个可工作于DMA方式或中断方式的DART模块，支持5，6，7，8位的串行数据发送和接收。(4)PLL电路。外部时钟可由片内PLL倍频以提高系统时钟，输入频率范围；10MHz-40MHz，输出频率可以是输入时钟的5倍。晶振时钟就在此接入后倍频的。(5)CPU内核概述及特殊功能寄存器(Special Registers)。

2.2　系统时钟电路

S3C4510B的系统时钟由有源晶振10MHZ提供，经S3CA510B内部分频得到50MHZ的时钟作为本开发板CPU的内部时钟。片内的PLL电路兼有频率放大和信号提纯的功能，因此。系统可以以较低的外部时钟信号获得较高的工作频率，以降低因高速开关时钟所造成的高频噪声。

有源晶振的1脚接SV电源。2脚悬空，3脚接地，4脚为晶振的输出。可通过一个小电阻(此处为22欧姆)接S3C4510B的XCLK引脚。

2.3　10Mbps/100Mbps以太网接口电路

该部分的接口电路是语音网关与IP网的接口通道，是语音网关呼叫信令的收发，语音的传送接收的“关口”。此外，在网关的开发调试阶段，也用于在交叉编译环境中将用户程序从网口传送到目标机(语音网关)上，方便程序的编译，减少工作量。以太网接口电路由S3C4510B的相关电路，物理层芯片，网口变压器，网口RJ45组成。

作为一款优秀的网络控制器，S3C4510B内嵌一个ETHERNET控制器，S3C4510B的以太网控制器工作于10/100Mb/s全双工或半双工模式。半双工模式下支持IEEE 802.3载波多点侦听／冲突检测协议(CSMA/CD)。全双工模式下，支持IEEE 802.3 MAC层控制协议。以太网控制器的MAC层支持媒体无关接口(MII，Media Inde-pendent Interface)及带有缓冲DMA的接口(BDI)。MAC层自带有收、发模块，流控制模块、用于存储网络地址的匹配地址存储器(Content Address Memory，CAM)以及一些命令寄存器、状态寄存器、错误计数器寄存器构成。

2.4　串行接口电路

串口，简单地说，就是串行收发数据的接口，串口通信是一种异步通信方式，负责异步串行收发数据的模块叫UART(Universal Asynchronous Receiver/Transmitter)，RS232-C标准采用的接口是九芯或25芯的D型插头实现基本的串行通信功能，实际上只需要RXD。TXD，GND但由于RS-232-C标准所定义的高低电平与S3CA510B系统的LVTTL电路所定义的高低电平信号完全不同，LVTTL的标准逻辑“1”对应2V--3V电平，标准逻辑“0”对应0-0.4V电平，而RS-232-C标准采用负逻辑方式，标准逻辑“1”对应-5－-15V电平，标准逻辑“0”对应+5V-+15V电平。显然，两者间要进行通信必须经过信号电平的转换，目前常使用的电平转换电路为MAX323。

2.5　电源电路

在该系统中，需要使用SV和3.3V的直流稳压电源，其中，S3CA510B几部分器件需要3.3 V电源，另外，部分器件需要SV电源，有很多DC―DC转换器可以完成SV到3.3V的转换，这里选用的是LM1117―3.3。

2.6　复位电路

在系统中，复位电路主要完成系统的上电复位和系统在运行时用户的按键复位功能。复位电路可由简单的RC电路构成，也可使用其他的相对较复杂，但功能更完善的电路。

2.7　JTAG接口电路

JTAG(Joint Test Action Group，联合测试行动小组)是一种国际标准测试协议，主要用于芯片内部测试及对系统进行仿真，调试，JTAG技术是一种嵌入式调试技术，它在芯片内部封装了专门的测试电路测试访问口(Test Access Port，TAP)，通过专用的JTAG测试工具对内部节点进行测试。目前大多数的比较复杂的器件都支持JTAG协议。如ARM，DSP，FPGA器件等标准的JTAG接口是4线ITMS,TCK，TD工，TDO，分别为测试模式选择，测试时钟，测试数据输入和测试数据输出。JTAG测试允许多个器件通过JTAG接口串联在一起，形成一个JTAG链，能实现对个器件的分别测试。通过JTAG接口，可以对芯片内部的所有部件进行访问，因而是开发调试嵌入式系统的一种简洁高效的手段。

2.8　CPU的HPI接口及与之相连的语音编解码器AC483C子系统

该部分由CPU的HPI接口及与之相连的语音编解码器ACA83-C以及一个QSLAC芯片和四个SLIC芯片构成。该部分提供了普通电话的接口及相关的信令并将用户的语音等模拟语音信号编解码。是语音网关实现其功能的最重要部分。

3　结语

VOIP技术发展到今天，已经比较成熟。本文系统介绍了语音网关的相关技术，各个硬件的组成，以及相关的设计。