基于FPGA实时错误检测技术

开篇：润墨网以专业的文秘视角，为您筛选了一篇基于FPGA实时错误检测技术范文，如需获取更多写作素材，在线客服老师一对一协助。欢迎您的阅读与分享！

摘要：

高可靠性的系统都要求具备实时错误检测。针对内建错误检测，提出了三种在线模型的自我实时检测方法。错误检测模型利用了现场可编程门阵列（fpga）中的两个管道，通过比较当前配置信息与FPGA外配置内存中的原始信息是否一致，可以实时地检测错误，而且可以通过比较它们的配置数据来定位那些具有单粒子翻转（SEU）错误的逻辑块。仿真测试结果表明所提出的方法比在线BIST有着更好的性能。

关键词：

错误检测；实时；可靠性；自检单元；现场可编程门阵列

0引言

单粒子翻转（Single Event Upset，SEU）[1]是引起现场可编程门阵列（Field Programmable Gate Array，FPGA）功能错误的最常见原因。在一些需要高可靠性的系统中，仅仅提高FPGA的可靠性是远远不够的。因为SEU是不可避免的，并且FPGA也没有配置自我检测能力。为了满足系统对于高可靠性的要求，错误检测和错误恢复都必须足够迅速。

本文提出了针对于FPGA的快速在线自我检测方法，可以迅速地检测出输出信号的错误。判断输出信号是否正确的功能很重要，因为即使逻辑块出错，输出信号也可能不立即出错。另外，不同于其他仅仅提示错误的方法，该方法将能够定位错误并且指明出错的块。

4结语

仿真结果表明：本文提出的三种模型结构均可以实时检测出输出信号是否正确。因为设备利用率和吞吐量的不同，它们可以被用于不同的应用场合。模型A需要大量的硬件资源，因此它可以被拥有足够硬件资源的系统更好地接受；模型B需要提高FPGA的时钟频率，它可以被应用于小规模的应用场合；模型C比模型A有着更大的吞吐量和更少的资源，因此它可以被那些允许提高频率并且需要约束硬件资源的系统所应用。

本文的模型优势是它可以实时地检测和定位错误，这些特点对于一些需要高可靠性的系统来说很重要。尽管在线BIST可以定位错误，但一些SEU可能由于它低速的错误扫描而被忽略掉。另外，在线BIST检测SEU的平均命中率随着线路规模的上升而降低。本文所提出的模型的优势是无论电路规模的大小，都可以保证100%的命中率。模型B的另一个特点是它可以实时检测输出信号是否正确。

参考文献：

[1]

BIDOKHTI N. SEU concept to reality （allocation， prediction， mitigation）[C]// 2010 Proceeding of Reliability and Maintainability Symposium.Piscataway： IEEE，2010： 1-5.

[2]

MITRA S， MCCLUSKEY E J. Wordvoter： a new voter design for triple modular redundant systems[C]// Proceedings of 18th IEEE VLSI Test Symposium. Washington， DC： IEEE Computer Society，2000：465-470.

[3]

MATSUMOTO K， UEHARA M， MORI H. Stateful TMR for transient faults[C]// 2010 World Automation Congress.Piscataway： IEEE， 2010：1-6.

[4]

ABRAMOVICI M， STROND C. BISTbased test and diagnosis of FPGA logic blocks[J]. IEEE Transactions on Very Large Scale Integration Systems， 2001，9（1）：159-172.

[5]

HSU CL. Builtin selftest design for fault detection and fault diagnosis in SRAMbased FPGA[J]. IEEE Transactions on Instrumentation and Measurement， 2009，58（7）： 2300-2315.

[6]

ABRAMOVICI M， STROND C， HAMILTON C， et al. Using roving STARs for online testing and diagnosis of FPGAs in faulttolerant applications[C]// Proceedings of International Test Conference. Washington， DC： IEEE Computer Society，1999： 973-982.

[7]

ABRAMOVICI M， EMMERT J M， STROUD C E. Roving STARs： an integrated approach to online testing， diagnosis， and fault tolerance for FPGAs in adaptive computing systems[C]// Proceedings of the Third NASA/DoD Workshop on Evolvable Hardware. Washington， DC： IEEE Computer Society， 2001： 73-92.

[8]

SHNIDMAN N R， MANGIONESMITH W H， POTKONJAK M. Fault scanner for reconfigurable logic[C]// Proceedings of the 17th Conference on Advanced Research in VLSI. Washington， DC： IEEE Computer Society， 1997：238-255.

[9]

MEIXNER A， BAUER M E， SORIN D J. Argus： Lowcost， comprehensive error detection in simple cores[J]. Microarchitecture， 2007，28（1）：52-59.

[10]

REIS G A， CHANG J， VACHHARAJANI N， et al. Design and evaluation of hybrid faultdetection systems[C]// Proceedings of the 32nd International Symposium on Computer Architecture. Washington， DC： IEEE Computer Society， 2005：148-159.

[11]

REIS G A C， CHANG J， VACHHARAJANI N， et al. SWIFT： software implemented fault tolerance[C]// Proceedings of the International Symposium on Code Generation and Optimization.Washington， DC： IEEE Computer Society， 2005：243-254.

[12]

ALKHALIFA Z， NAIR V S S， KRISHNAMURTHY N， et al. Design and evaluation of systemlevel checks for online control flow error detection[J]. IEEE Transactions Parallel and Distributed Systems， 1999， 10（6）： 627-641.