一种用于电子标签的低功耗高精度时钟电路设计

开篇：润墨网以专业的文秘视角，为您筛选了一篇一种用于电子标签的低功耗高精度时钟电路设计范文，如需获取更多写作素材，在线客服老师一对一协助。欢迎您的阅读与分享！

摘 要：设计了一种适合射频电子标签的高精度时钟产生电路，在分析影响输出频率稳定性各因素的基础上，针对标签电路低功耗宽工作环境的要求，提出一种全CMOS结构带隙基准做偏置的电流受限型环形振荡器。全MOS自偏置PTAT迁移率和阈值电压互补偿带隙基准源的设计，使时钟电路受电源电压和温度的影响极小。全电路采用TSMC 0.18 μm CMOS工艺实现。HSpice仿真结果表明：电源电压为1.2~2 V，温度从-10~+70 ℃变化时，带隙基准温度系数和电源电压抑制比分别为12 ppm/℃和59 dB，时钟稳定度在±2.5%以内，电路平均功耗仅为4 μw。

关键词：时钟产生电路；环形振荡器；PTAT带隙基准；低功耗

中图分类号：TN710 文献标识码：B 文章编号：1004-373X(2008)02-054-04

A Low Power High Precision Clock Generator for RFID Tag

SHEN Shaowu,CHENG Shiyi,XU Binfu

(College of Physics Science and Technology,Wuhan University,Wuhan,430072,China)オ

Abstract：A high precision CMOS clock generator for UHF RFID tag is described for the requirement of low power and wide work environment.Based on analysis of the factors which affect the output frequency stability,an improved all-CMOS current-starved ring oscillator with a bandgap reference as bias is proposed in paper.Mutual compensation of mobility and threshold voltage effects is used in the all-MOS self PTAT bandgap reference makes frequency varies a little with power supply voltage and temperature.The circuit is implemented in a standard TSMC 0.18 μm CMOS process.Simulation results using HSpice show that PSRR and temperature coefficient of bandgap reference is 59 dB and 12 ppm/℃.The standard output frequency of the clock generator is 320 kHz,the frequency stability is within ±2.5%.when temperature ranging from -10 ℃ to 70 ℃ and supply voltage from 1.2~2 V.The average power dissipation is 4μw.

Keywords：clock generator；ring oscillator;PTAT bandgap reference；low powerオ

1 引 言

射频识别技术是一种基本电磁波原理的无线识别技术，他的基本原理是利用射频信号和空间耦合传输特性，实现对被识别目标的自动识别。射频识别系统包括电子标签和阅读器两部分，每一部分都有工作的时钟产生电路。标签中的时钟电路是为数字模块和E2PROM存储模块提供基准时钟。低高频工作的电子标签由于频率较低一般可以直接从载波信号中恢复出时钟信号，而超高频标签由于频率过高很难直接恢复，所以需要在片内设计独立的时钟电路。

本文设计的是一种适用于超高频电子标签片内低功耗高精度时钟电路，他采用全MOS带隙作偏置，时钟调节也采用无电阻和电容方案，解决了传统时钟电路受电源和温度变化波动大的问题，有利于芯片集成并缩小版图面积。

2 标签时钟产生电路技术要求

由于电子标签是一个高集成度低功耗芯片，工作于宽电源电压及温度环境下，时钟精度稳定度高，所以片内时钟产生电路设计有如下特殊要求：

（1） 输出时钟频率恒定，EPC Class-1 Generation-2 标准标签工作时钟频率典型值为320 kHz，输出时钟为占空比45%～55%的方波信号\[1\];

（2） 时钟频率对电源电压和温度变化的适应性强，输出时钟稳定度为±10%，最大偏差±15%;

（3） 工作电压和功耗低，版图面积小集成性强，工艺简单、制造本低;

（4） 时钟启动时间快，周期稳定性好，时钟抖动小，适合短时间内多次启动。

3 时钟产生电路基本原理

3.1 振荡器电路原理

时钟信号是由振荡器产生一定频率和幅度及占空比的振荡波形经整形放大后的方波信号。

RC振荡器受电源电压波动影响比较大，且由于电阻电容的存在，占用版图面积大，张弛振荡器由于引入电容进行充放电，功耗比较大\[2\]。由于环形振荡器可以采用纯数字CMOS工艺实现，不需要电感元件，能节省大量的芯片面积，且代价低、结构简化、便于集成，所以在此用CMOS环形振荡器作为射频标签的时钟主体电路。传统的环形振荡器是由多个相同的延迟单元组成的频率可选择的反馈环路，环路传输函数仅在某一个频率上满足Barkhausen判据：|T(w)|≥1且∠T(w)=360°，即环路增益相移为360°处，环路增益的幅度不小于1，这是一个反馈系统能起振的基本条件；对于单端延迟单元，数目应为不少于3的奇数，才能满足上述条件。

对于基于振荡器的时钟电路，相位噪声和抖动是衡量电路噪声性能的重要参数，前者是在频率域衡量其频谱纯度；后者是在时间域衡量振荡信号过零点的时间不确定性，当振荡器作时钟发生器时，一般用抖动来描述电路的噪声性能。影响时钟抖动的因素如下：

（1）振荡幅度

由Razavi模型和Hajimiri模型分析可知\[3\]，其他参数不变的情况下，提高振荡信号幅度和谐振回路品质因子可以提高振荡器的相位噪声。所以振荡电路末端设计增幅电路来实现振荡信号的全幅度输出。

（2） 转换速率

通过研究环型振荡器的ISF模型\[3\]，可知A=frise/ffall，Ъ刺岣哒竦雌鞯纳仙沿和下降沿的转换速率可以提高相位噪声，而转换速率和电路功耗成正比，因此电路在提高转换速率设计的同时折衷考虑功耗的影响。

（3） 电源电压和高频衬底耦合噪声：这是由同一芯片上其他电路引起的，设计中在反相器的上下端引入隔离MOS管，是为了提高电路对电源电压及衬底的抑制，减小输出波形抖动。

3.3 PTAT带隙基准原理

由式(3)可以看出，在全摆幅情况下，输出时钟频率随偏置电流变化，而恒定电流源是由电压电流转换电路产生，所以设计一个对电源电压及温度变化无关的基准电路对时钟频率稳定度的提高尤为关键。

传统带隙基准采用正温度系数的双极型晶体管产生热电压VT，外加运算放大器做电压钳制。由于三极管工艺限制，在全MOS结构电路中不太精准，且整体电路结构复杂、芯片面积及功耗较大，所以本设计采用一种新型全MOS结构自偏置PTAT带隙基准电路。他是一种基于MOS管迁移率和阈值电压的互补偿电路，图1是二极管连接的NMOS管随温度变化的I-V扫描图，由图1可知在Vgs为800 mV处所有温度曲线交叉在一点，即此电压下对应的漏电流Id相同，即零温度系数点（ZTC）。但是一般情况下流经NMOS管的漏电流很难恒定，所以难以得到零温度系数点，这里通过曲线迁移，产生一个随温度成正比例变化的漏电流，即PTAT电流\[4\]。这样就可以在低于零温度系数点对应的Vgs处找到一个电压，使得温度变化时，漏电流也相应变化，从而得到一个随温度变化独立的偏置电压。

3.4 PTAT电流产生

4.3 输出缓冲电路

输出缓冲电路完成对前一级的输出信号放大及整形，同时提供足够大的电流和电压驱动后续电路，在时钟产生电路中，还可以限制振荡器噪声基底，避免输出频率随后级负载变化的负载效应发生。本设计用反相器级连和施密特触发器作整形，多级反相器级连能起到与负载隔离的作用，而且提高了电路带负载能力。施密特触发器可将缓慢变化的电压信号转变为边沿陡峭的矩形脉冲，从而得到波形较好的时钟信号。综合整形效果和功耗，设计最终用两级反相器级连作输出缓冲电路，如图2中的Mc1～Mc4，为了增大驱动能力，使WP/WN＝2.5～3，Lp=Ln，此时MOS管开关阈值电压VM为电源电压的一半，反相器高低容限达最优值。И

5 电路仿真和结果分析

本设计电路通过HSpice仿真，带隙基准源输出基准电压随电源电压及温度变化如图3所示，由图3可见，当电源电压从1.2 V变化到2 V时，温度从负10 ℃变化到80 ℃时，基准电压中心值为0.506 V，偏差在0.5 mV以内，温度系数为12 ppm/℃，电源电压抑制比为59 dB。其性能优于传统带隙基准源。图4是输出时钟频率电源电压及温度特性图，常温下1.5 V工作电压输出的中心频率是320 kHz，频率最大波动10 kHz，最大偏差在2.5%以内，频率波动的主要原因是振荡电路电源电压噪声和MOS器件随温度变化的影响。图5(a)是本时钟产生电路的输出波形，时钟启动时间420 ns，经过周期稳定性扫描见图5 (b)，可以看出时钟偏差及抖动极小，满足设计要求。

6 结 语

对一种适用于超高频电子标签的片内时钟产生电路进行设计，提出一种全MOS结构的PTAT二极管连接

型的带隙基准电路作偏置，共用电流源为电流受限型环形振荡器提供稳恒充放电流的时钟产生电路。由于其温度补偿和抗电源噪声设计，输出时钟频率波动小，适用于电源电压及温度变化较大的电子标签使用。全电路用HSpice在TSMC 0.18 μm工艺下仿真显示频率在最坏情况下偏差为±2.5%，平均电流为2.6 μA，满足设计要求。

参 考 文 献

［1］EPC Globle Inc.Class-1 Generation-2 UHF RFID Protocol for Communications at 860MHz~960MHz.Version 1.2.0.2007:25-33.

［2］赵胜华,陈建安.CMOS集成电路中振荡器的设计及性能分析\[J\].电子与封装,2004,4(6):33-36.

［3］Chi Baoyong.Yu Zhiping.Analysis and Design of CMOS RF Integrated Circuits\[M\].北京：清华大学出版社,2006.

［4］Filanovsky I M.Ahmed Allam.Mutual Compensation of Mobility and Threshold Voltage Temperature Effects with Applications in CMOS Circuits\[J\].IEEE Transactions on Circuits and Systems,2001,48(7):876-884.

［5］Sanz M T,Celma S,Calvo B,et al.Self- cascode SOI Versus Graded-channel SOI MOS Transistors\[J\].IEEE Proc.Circuits Devices Syst.,2006,153(5):461-465.

［6］宋威,方穗明.基于BUFGMUX与DCM的FPGA时钟电路设计\[J\].现代电子技术,2006,29(2):141-143.[ZK)]

［7］冯乃光.交互技术的研究及实现――交互式多媒体教学系统的设计技巧\[J\].现代电子技术,2006,29(15):135-136.

注：本文中所涉及到的图表、注解、公式等内容请以PDF格式阅读原文。