1.5位pipelined ADC单级传函的数模分析
开篇：润墨网以专业的文秘视角，为您筛选了一篇1.5位pipelined ADC单级传函的数模分析范文，如需获取更多写作素材，在线客服老师一对一协助。欢迎您的阅读与分享！
摘要：1.5位结构是构成pipelined adc的基本单元，总结了2位向1.5位方案传函的演变过程，但对转换的最优性并未证明。在此通过理论分析揭示了ADC及其单级传输函数变换的本质，证明了在Pipeline结构中，ADC单级传输函数演变的本质是：通过单级传函的变化，使整个ADC最终的传输函数与我们所习惯使用的（或者说最初使用的），相差不大于1个LSB，同时在参考电压失调，子DAC输出失调或者增益错误方面获得一定的鲁棒性。
关键词：Pipelined ADC； 1.5位； 传输函数； DC传输曲线； 右移Vref/4
中图分类号：TP271+.5文献标识码：A文章编号：1004373X(2012)04019503
Analysis of singlestage transfer function mathematical model of 1.5bit pipelined ADC
LI Bo, ZHANG Kefeng
（Huazhong University of Science and Technology, Wuhan 430074, China）
Abstract： The 1.5bit structure is the basic unit of a pipelined ADC. The evolution process of the program from 2bit to 1.5bit are summarized in Reference \[1\], but the optimality of conversion does not be proved. In this paper, theoretical analysis reveals the nature of ADC and its evolution process of the singlestage transfer function in the pipeline structure. The nature of evolution process of the singlestage transfer function is: the change of singlestage transfer function makes the differece to be no more than 1 LSB between the ADC transfer function and that the engineers are accustomed to using (or initial use), while gaining a certain robustness for the reference voltage offset, subDAC output offset or gain errors.
Keywords： pipelined ADC; 1.5bit; transmission curve; right shift Vref/4
收稿日期：20110915
基金项目：国家重大科技专项课题: 新一代宽带无线移动通信网 (2010ZX0300700202 )pipelined ADC是高速高精度模数转换器的首选结构，由于1.5位结构对参考电压失的鲁棒性最强，因此成为了pipeline结构的首选方案。1.5位结构是由2位结构演变而来，对其演变过程及原因很多论文都有论述［1］，但是理论分析及传输函数的推导则鲜有之。本文主要从系统及算法层面，对1.5位每级转换器的每级DC传输特性曲线的演变过程进行了简单介绍；然后对2位方案中，级间增益缩小一半后，DC传输曲线需要右移Vref/4的原因做了理论推导分析。
11.5位每级传函
1.5位每级方案由2位每级方案演化而来，如图1为2位方案的单级DC特性传输曲线，这时的级间增益为4，但是这样的传输曲线存在一个问题，即当参考电压存在失调的时候，该级输出会超过下一级量程（见图2），而产生误码，所以在实际工程中不适用［2］。为了解决这个问题，将2位每级方案中的级间增益缩小为2，得到如图3所示的单级DC特性传输曲线，这样参考电压在±Vref/4失调范围内都不会超过下一级量程，因此不产生误码［3］。但这个方案产生的编码输出，与人们所习惯的（或者所期望的）编码输出存在一个固定差值，为了解决这个问题便将子ADC参考输入和子DAC的输出水平右移了该级的Vref/4，即将传输曲线右移Vref/4（原因见第2节）便得到了图4，于是同时解决了失调电压及输出编码“错误”2个问题［4］。后来发现当第3个参考电压产生Vref/4失调时传输曲线变为图5，等效于第3个参考电压消失，同时又不会产生误码，在器件开销上还减少了一个比较器［5］，因此图5的传出曲线被沿用至今，因为图5中只有3组编码，且相邻级间有一位冗余位，因此被形象的称为1.5位每级［6］。
图12位方案2缩小级间增益后，DC曲线右移Vref4的原因
首先来讨论一下从图3到图4解决了什么问题，以4位数据输出的Pipelined ADC结构为例，设Vin=ε，其中ε为远小于1LSB的正电压，那么单级DC曲线为图1时的输出为1 000，而同样的输入量在图3下的输出为1011，而人们习惯认为+0应该对应到1 000之上［5］，所以说图4的传输曲线和人们的习惯（期望）发生了冲突，所以要将图3变化到图4来解决这个冲突［7］。要解决这个冲突，实质便是将图3的传输曲线经过处理后，对于整个ADC得到与在图1下相同的，或者仅相差不大于1个LSB的传输函数。下面通过推导分析来找出得到解决方法。
图22位方案中的参考电压失调图3级间增益为2的2位方案图4改进后的2位方案图51.5位方案设一个由n级组成的Pipelined ADC，每级的传输曲线如图3所示，首先来计算这个ADC的传输函数。那么可以得出等式：Vn+1=2Vn－VDACn（1）特别的，因为最后一级没有余量输出，所以最后一级输出电压：VL=VDAC+ρ（2）ρ为最后一级的量化误差。由式（1）可得：Vn=12Vn+1+VDACn（3）式中：n=1，2，3，…；由式（3）可以得出：V1=12V2+VDAC1
V2=12V3+VDAC2
因此得到图6。但是图6的传输曲线存在与图一相同的问题，如图6中offset1箭头对应的虚线所示，参考电压在负方向上没有对失调电压的鲁棒性，但是在正方向上，如offset2失调电压并不会对输出数据产生影响［8］，而且在产生了offset2失调后，对正负失调电压有同样的裕度为Vref/4［9］。所以很自然地会想到，将图6中所有的比较电压都向右移Vref/4，从而得到了图4，很容易能得到图4对应pipelined ADC的传输函数为：Vi=(－1+12n+D2n)Vref（16）将式（16）中的n换成2n-1使之和（7）式有相同的位数，得：Vi=(－1+122n－1+D22n－1)Vref（17）不难发现式（17）与(14)仅相差122n，即一个LSB。同时对于式（14）令Vi=0，得D=1000…或0111…。符合期望。
图6级间增益为2的2位方案，子DAC水平减小后3结语
所以ADC的本质是将一个电压量，分成成一定关系的电压量之和（见式（4）），并把这些电压量用二进制数据表示（见式（5）），然后形成一个近似的电压表达式（见式（7）），即ADC的传递函数，其与实际电压最大误差为1LSB，也就是最大量化误差。所以ADC单级传输函数演变的本质是，在Pipeline结构中，围绕着ADC的本质，调整单级的传函，使ADC最终的传输函数与所习惯使用的（或者说最初使用的），相差不大于1个LSB（见式（13）），同时在参考电压失调，子DAC输出失调或者增益错误方面获得一定的鲁棒性。
参考文献
［1］CONROY C S G. A highspeed parallel pipelined A/D converter technique in cmos \[D\]. Berkelely, USA: University of California, 1994.
［2］LEWIS S H., FETTERMAN H S. A 10b 20Msample/s analogtodigital converter \[J\]. IEEE Journal of solidstate circuts, 1992, 27 (3): 1219.
［3］MCCREARY J L, GRAY P R. All MOS charge redistribution analogtodigital conversion techniques \[J\]. IEEE J. of SolidState Circuits, 1975, SC109: 371377.
［4］RAZAVI Behzad. Design of analog CMOS integrated circuits \[M\]. 11th ed. \[S.l.\]: McGrawHi, 2001.
［5］CHO T B, GRAY P R. A 10 b,20 M sample/s,35mW pipeline A/D convert \[J\]. IEEE Journal of SolidState Circuits, 1995, 30 (3): 166172.
［6］SUMANEN L, WALTRAI M, HALONEN K. A 10bit 200MS/s CMOS parallel pipeline A/D convertert \[J\]. IEEE J. SolidState circuits, 2001, 36 (2): 10481055.
［7］TAMDA Y, YAMAKIDO K. A CMOS 6 bits 500MSample/s ADC for a hard disk drive read channel \[C\]// Proceedings of 1999 IEEE International SolidState Circuits Conference. San Francisco, CA , USA: ISCCC, 1999: 324325.
［8］QUINN P J, ROERMUND A H M. Accuracy limitations of pipelined ADCS \[C\]// Proceedings of IEEE International Symposium on Circuits and Systems. \[S.l.\]: IEEE, 2005: 19561959.
［9］CHUANG S Y, SCULLEY T L. A digitally selfcalibrating 14bit 10 MHz CMOS pipelined A/D converter \[J\]. IEEE Journal of SolidState Circuits, 2002, 37 (6): 674683.